Identyfikator artykułu: 000083415 Typ materiałów: Rozwiązywanie problemów Ostatnia zmiana: 18-05-2013

Twardy IP Arria V GZ i Stratix V do rdzenia IP PCIe nie przechodzą cyklicznie przez szybkość transmisji danych z trzeciej generacji w testach CBB

Środowisko

  • Intel® Quartus® II Subscription Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problem krytyczny

    Opis

    Podczas wykonywania testu TX Eye Test w ramach PCI Express testy zgodności z płytami podstawowymi (CBB), Arria V GZ i Stratix Twardy IP V do PCIe nie przebiega cyklicznie przez gen1, gen2 i trzeciej generacji prędkości transmisji danych.

    Rozdzielczość

    Ten problem został naprawiony w wersji 13.0 twardego IP dla PCI. Ekspresowe rdzenie IP.

    Podobne produkty

    Ten artykuł dotyczy 1 prod.

    Stratix® V FPGA

    Potrzebna pomoc?

    Skontaktuj się z działem pomocy technicznej

    Zastrzeżenie

    1

    Publikowanie treści i wykorzystanie zawartości tej witryny podlega Regulaminowi witryny Intel.com.

    Materiały zawarte na tej stronie są tłumaczeniem z języka angielskiego, wykonanym częściowo przez człowieka, a częściowo automatycznie. Materiały te są udostępnione dla Twojej wygody i należy je traktować jedynie jako ogólne źródło informacji. Nie ma jednak gwarancji, że są one kompletne bądź poprawne. Jeśli istnieje jakakolwiek rozbieżność między wersją angielską tej strony a jej tłumaczeniem, wersja angielska jest wersją obowiązującą i ma rozstrzygające znaczenie. Wyświetl anglojęzyczną wersję tej strony.