Załóżmy, że częstotliwość zegara wejściowego = 350 MHz i częstotliwość zegara wyjściowego = 350 MHz
Oprogramowanie Quartus® II może więc wybrać M=1, N=1 i K=1, by uzyskać powyższą kombinację częstotliwości.
Powiedzmy, że chcesz zmienić częstotliwość zegara wyjściowego na 700 MHz, a tym samym zmienić liczniki PLL na M=2, N=1 i K=1, aby uzyskać częstotliwość zegara wyjściowego 700 MHz. Od czasu zmiany wartości licznika M, aby uzyskać pożądaną częstotliwość wyjściową, a ponieważ licznik M jest częścią pętli sprzężenia zwrotnego, PLL stracą blokadę.
Projektanci mogą również zapoznać się z raportem z kompilacji Quartus II w sekcji Podsumowanie PLL, aby dokładnie sprawdzić, jakie wartości oprogramowanie Quartus II wybrać dla M,N, aby ustawienia te nie zostały zmienione przez błąd podczas rekonfiguracji PLL.