Identyfikator artykułu: 000084196 Typ materiałów: Rozwiązywanie problemów Ostatnia zmiana: 29-06-2014

Czy można wykorzystać jedno wyjście fPLL jako zegar referencyjny nadajnika-odbiornika, a także logikę napędu w strukturze na urządzeniach Stratix V GX, Arria V GX i Arria V GZ?

Środowisko

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Opis Nie, pojedynczego wyjścia fPLL nie można użyć jako źródła referencyjnego nadajnika-odbiornika, a także logiki dysku w strukturze na urządzeniach Stratix® V GX, Arria® V GX i Arria® V GZ.
Rozdzielczość

Aby użyć tej samej fPLL do prowadzenia logiki w strukturze FPGA, możesz włączyć inną fPLL, aby napędzać Twoją logikę FPGA.

Podobne produkty

Ten artykuł dotyczy 7 prod.

FPGA Stratix® V GX
FPGA Stratix® V GT
FPGA Stratix® V GS
FPGA Arria® V SX SoC
FPGA Arria® V GZ
FPGA Arria® V GX
FPGA Arria® V GT

Potrzebna pomoc?

Skontaktuj się z działem pomocy technicznej

Zastrzeżenie

1

Publikowanie treści i wykorzystanie zawartości tej witryny podlega Regulaminowi witryny Intel.com.

Materiały zawarte na tej stronie są tłumaczeniem z języka angielskiego, wykonanym częściowo przez człowieka, a częściowo automatycznie. Materiały te są udostępnione dla Twojej wygody i należy je traktować jedynie jako ogólne źródło informacji. Nie ma jednak gwarancji, że są one kompletne bądź poprawne. Jeśli istnieje jakakolwiek rozbieżność między wersją angielską tej strony a jej tłumaczeniem, wersja angielska jest wersją obowiązującą i ma rozstrzygające znaczenie. Wyświetl anglojęzyczną wersję tej strony.