Identyfikator artykułu: 000084305 Typ materiałów: Rozwiązywanie problemów Ostatnia zmiana: 03-11-2014

Dlaczego wartości dla FS (Full Technologies) i LF (niska częstotliwość) są zerowe podczas symulacji rdzenia PCIe Hard IP dla gen3?

Środowisko

  • Intel® Quartus® II Subscription Edition
  • Symulacja
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Opis

    Występuje problem z modelami symulacji PCIe® Hard IP podczas celowania w rodziny urządzeń Stratix® V i Arria® V GZ, gdzie wartości dla FS i LF są zerowe dla gen3.  Niektóre modele funkcjonalne magistrali (BFM) mogą zgłaszać błąd, że FS i LF mają wartości naruszające specyfikację PCIe.

    Rozdzielczość Ten problem zostanie naprawiony w przyszłej wersji oprogramowania Quartus® II.  Złóż zgłoszenie serwisowe i referencyjny numer identyfikacyjny FB156219, jeśli wymagane są zaktualizowane modele symulacji.

    Podobne produkty

    Ten artykuł dotyczy 4 prod.

    FPGA Arria® V GZ
    FPGA Stratix® V GS
    FPGA Stratix® V GT
    FPGA Stratix® V GX

    Potrzebna pomoc?

    Skontaktuj się z działem pomocy technicznej

    Zastrzeżenie

    1

    Publikowanie treści i wykorzystanie zawartości tej witryny podlega Regulaminowi witryny Intel.com.

    Materiały zawarte na tej stronie są tłumaczeniem z języka angielskiego, wykonanym częściowo przez człowieka, a częściowo automatycznie. Materiały te są udostępnione dla Twojej wygody i należy je traktować jedynie jako ogólne źródło informacji. Nie ma jednak gwarancji, że są one kompletne bądź poprawne. Jeśli istnieje jakakolwiek rozbieżność między wersją angielską tej strony a jej tłumaczeniem, wersja angielska jest wersją obowiązującą i ma rozstrzygające znaczenie. Wyświetl anglojęzyczną wersję tej strony.