W raporcie power analyzer Power Analyzer dla banków, które zawierają piny adresu/poleceń, które są kontrolowane przez kontroler pamięci twardej przy użyciu szacunków bez wektorowych, można zobaczyć niższy niż oczekiwane maksimum prądu VCCIO. Sygnały te nieprawidłowo ustawiają statyczną częstotliwość 0, co oznacza, że są one błędnie określane jako nigdy niewydajne z logiki wysokiej.
Jest to spowodowane problemem z oszacowaniem statycznego ubliżenia sygnałów adresu/poleceń z kontrolera pamięci twardej.
PowerPlay Power Analyzer zakłada, że zalecane terminowanie zewnętrzne jest montowane podczas korzystania ze standardów IO, które wymagają zewnętrznego wypowiedzenia, takich jak standardy SSTL używane przez interfejsy pamięci DDRx. Korzystanie z zewnętrznego wypowiedzenia do Vtt, którego wymaga SSTL, przepływy prądu z VCCIO do Vtt, gdy dane wyjściowe dyski wysokie i z Vtt do GND, gdy dysk wyjściowy jest niski.
Ze względu na problem z statyczną wartością sygnałów wyjściowych adresu/poleceń, prąd VCCIO nie jest uwzględniony w szacunkowych sygnałach adresu/poleceń.
Bieżące oszacowanie dla sygnałów adresu/poleceń jest poprawne w przypadku korzystania z wyników symulacji lub domyślnych przypisanych przez użytkownika opcji przełączania prędkości w analizatorze zasilania PowerPlay.
Przy przypisaniu POWER_STATIC_PROBABILITY można zastąpić statyczną zrywność tych portów. Więcej informacji na temat tego przypisania można znaleźć w podręczniku referencyjnym ustawień Quartus ( PDF ).
Ten problem nie wpływa na arkusz kalkulacyjny PowerPlay Early Power Estimator (EPE).
Ten problem zostanie naprawiony w przyszłej wersji oprogramowania Quartus® II.
