Identyfikator artykułu: 000084348 Typ materiałów: Informacje o produkcie i dokumentacja Ostatnia zmiana: 27-08-2013

Jak mogę wygenerować model symulacji VHDL dla komponentu intr_capturer w projekcie referencyjnym SoC Golden Hardware Reference Design (GHRD)?

Środowisko

  • Intel® Quartus® II Subscription Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Opis

    The Quartus® Wersje oprogramowania II 13.0 i 13.0sp1 umożliwiają generowanie modeli VHDL dla komponentów systemu Qsys.  Jednakże nie można wygenerować modeli symulacji VHDL dla niestandardowego komponentu przechwytywania przerwań wyposażonego w ghrd SoC.

    Rozdzielczość

    Aby rozwiązać ten problem w oprogramowaniu Quartus® II w wersji 13.0 i 13.0sp1, zastąp plik intr_capturer_hw.tcl w projekcie GHRD następującym plikiem.

    intr_capturer_hw.tcl

    Ten problem zostanie naprawiony w przyszłej wersji oprogramowania.

    Podobne produkty

    Ten artykuł dotyczy 1 prod.

    FPGA SoC Cyclone® V SE

    Potrzebna pomoc?

    Skontaktuj się z działem pomocy technicznej

    Zastrzeżenie

    1

    Publikowanie treści i wykorzystanie zawartości tej witryny podlega Regulaminowi witryny Intel.com.

    Materiały zawarte na tej stronie są tłumaczeniem z języka angielskiego, wykonanym częściowo przez człowieka, a częściowo automatycznie. Materiały te są udostępnione dla Twojej wygody i należy je traktować jedynie jako ogólne źródło informacji. Nie ma jednak gwarancji, że są one kompletne bądź poprawne. Jeśli istnieje jakakolwiek rozbieżność między wersją angielską tej strony a jej tłumaczeniem, wersja angielska jest wersją obowiązującą i ma rozstrzygające znaczenie. Wyświetl anglojęzyczną wersję tej strony.