Identyfikator artykułu: 000084417 Typ materiałów: Rozwiązywanie problemów Ostatnia zmiana: 01-01-2015

Czy wyjścia zegara wygenerowane z zegara megafunction altclklock bez ograniczeń mogą być wywoływane przez rejestry elementów wejściowych/wyjściowych (IOE) dla urządzeń z serii APEX?

Środowisko

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Opis

Tak, w przypadku urządzeń z serii APEX można rejestrować rejestry uruchamiane na negatywnej krawędzi w IOE z PLL, ale wszystkie rejestry IOE muszą być taktowane taką samą polaryzacją z danej mocy PLL. W szczególności, dla danej mocy PLL, można taktować tylko wszystkie dodatnie rejestry IOE uruchomione na brzegu sieci lub wszystkie rejestry IOE wyzwalane negatywnie na brzegu. Patrz rys. 1.

 

Rys. 1. Taktowanie IoE PLL

Figure 1. PLL IOE Clocking

Dlatego też, jeśli chcesz taktować niektóre IOE na dodatnim brzegu, a niektóre na negatywnym brzegu, musisz użyć jednej mocy PLL dla każdego.

Jeśli otrzymujesz błąd "The > port of <PLL cell name> cannot feed IO cells both positive and negatively", oznacza to mieszane zegary polaryzacji dla rejestrów IOE (rejestrów wejściowych i wyjściowych) z pojedynczej mocy PLL.

Podobne produkty

Ten artykuł dotyczy 3 prod.

Apex™ 20KE
Apex™ II
Apex™ 20KC

Zastrzeżenie

1

Publikowanie treści i wykorzystanie zawartości tej witryny podlega Regulaminowi witryny Intel.com.

Materiały zawarte na tej stronie są tłumaczeniem z języka angielskiego, wykonanym częściowo przez człowieka, a częściowo automatycznie. Materiały te są udostępnione dla Twojej wygody i należy je traktować jedynie jako ogólne źródło informacji. Nie ma jednak gwarancji, że są one kompletne bądź poprawne. Jeśli istnieje jakakolwiek rozbieżność między wersją angielską tej strony a jej tłumaczeniem, wersja angielska jest wersją obowiązującą i ma rozstrzygające znaczenie. Wyświetl anglojęzyczną wersję tej strony.