Identyfikator artykułu: 000084445 Typ materiałów: Instalacja i konfiguracja Ostatnia zmiana: 26-11-2014

Jak zregenerować IP Stratix V dla PCIe?

Środowisko

  • Intel® Quartus® II Subscription Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Opis

    Z powodu problemu w oprogramowaniu Quartus® II w wersji 13.1 i wcześniej, po otwarciu kreatora IP bez otwierania projektu Stratix® V, możesz zobaczyć następujący błąd podczas ponownej regeneracji IP dla PCIe.

    Error: Simulation model generation failed: //sopc_builder/bin/ip-make-simscript --spd=/.spd --output-directory=/_sim

    Rozdzielczość

    Aby rozwiązać ten problem, otwórz lub stwórz projekt Stratix V przed uruchomieniem kreatora IP.

    Ten problem ma zostać naprawiony w przyszłej wersji oprogramowania Quartus® II.

    Podobne produkty

    Ten artykuł dotyczy 3 prod.

    FPGA Stratix® V GS
    FPGA Stratix® V GT
    FPGA Stratix® V GX

    Potrzebna pomoc?

    Skontaktuj się z działem pomocy technicznej

    Zastrzeżenie

    1

    Publikowanie treści i wykorzystanie zawartości tej witryny podlega Regulaminowi witryny Intel.com.

    Materiały zawarte na tej stronie są tłumaczeniem z języka angielskiego, wykonanym częściowo przez człowieka, a częściowo automatycznie. Materiały te są udostępnione dla Twojej wygody i należy je traktować jedynie jako ogólne źródło informacji. Nie ma jednak gwarancji, że są one kompletne bądź poprawne. Jeśli istnieje jakakolwiek rozbieżność między wersją angielską tej strony a jej tłumaczeniem, wersja angielska jest wersją obowiązującą i ma rozstrzygające znaczenie. Wyświetl anglojęzyczną wersję tej strony.