Identyfikator artykułu: 000084488 Typ materiałów: Rozwiązywanie problemów Ostatnia zmiana: 11-09-2012

Czy poziom pina JTAG TRST jest wyzwalany lub uruchomiona krawędź?

Środowisko

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Opis Opcjonalny pin wejściowy JTAG TRST jest zgodny ze standardem IEEE 1149, dlatego taki pin uruchomi się na brzegu.

Podobne produkty

Ten artykuł dotyczy 4 prod.

FPGA Arria®
Układy FPGA Stratix®
FPGA Cyclone®
Mercury™

Zastrzeżenie

1

Publikowanie treści i wykorzystanie zawartości tej witryny podlega Regulaminowi witryny Intel.com.

Materiały zawarte na tej stronie są tłumaczeniem z języka angielskiego, wykonanym częściowo przez człowieka, a częściowo automatycznie. Materiały te są udostępnione dla Twojej wygody i należy je traktować jedynie jako ogólne źródło informacji. Nie ma jednak gwarancji, że są one kompletne bądź poprawne. Jeśli istnieje jakakolwiek rozbieżność między wersją angielską tej strony a jej tłumaczeniem, wersja angielska jest wersją obowiązującą i ma rozstrzygające znaczenie. Wyświetl anglojęzyczną wersję tej strony.