Identyfikator artykułu: 000084534 Typ materiałów: Rozwiązywanie problemów Ostatnia zmiana: 11-09-2021

Dlaczego generacja systemu SOPC Builder zakończyła się pomyślnie jedynie przy pierwszej próbie, ale nie powiodła się w przypadku kolejnych prób w Quartus II? Jeśli awaria ulegnie awarii, konstruktor SOPC zawiesił się podczas generowania sys...

Środowisko

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Opis

Ten problem występuje, jeśli utworzysz na podstawie UniPHY rdzenie IP interfejsu pamięci, takie jak kontroler DDR2 i SDRAM DDR3 z UniPHY, kontrolerem QDR II i QDR II SRAM z kontrolerem UniPHY i RLDRAM II z UniPHY w PROGRAMIE SOPC Builder, oprogramowaniem Quartus® II w wersji 10.0 lub 10.0 SP1.

 

Tymczasowym sposobem obejścia tego problemu jest usunięcie folderu rtl znajdującego się we wszystkich folderach źródłowych UniPHY w katalogu projektów oprogramowania Quartus II za każdym razem, gdy ponownie generujesz SOPC Builder.

 

Ten problem został naprawiony w wersji 10.1 dla Quartus® II.

 

 

Rozdzielczość

Ten problem został naprawiony w wersji 10.1 dla Quartus® II.

Podobne produkty

Ten artykuł dotyczy 4 prod.

FPGA Stratix® IV GT
FPGA Stratix® IV E
FPGA Stratix® IV GX
Stratix® III FPGA

Potrzebna pomoc?

Skontaktuj się z działem pomocy technicznej

Zastrzeżenie

1

Publikowanie treści i wykorzystanie zawartości tej witryny podlega Regulaminowi witryny Intel.com.

Materiały zawarte na tej stronie są tłumaczeniem z języka angielskiego, wykonanym częściowo przez człowieka, a częściowo automatycznie. Materiały te są udostępnione dla Twojej wygody i należy je traktować jedynie jako ogólne źródło informacji. Nie ma jednak gwarancji, że są one kompletne bądź poprawne. Jeśli istnieje jakakolwiek rozbieżność między wersją angielską tej strony a jej tłumaczeniem, wersja angielska jest wersją obowiązującą i ma rozstrzygające znaczenie. Wyświetl anglojęzyczną wersję tej strony.