Identyfikator artykułu: 000084595 Typ materiałów: Rozwiązywanie problemów Ostatnia zmiana: 08-02-2013

W przypadku korzystania z NC-Sim do przeprowadzenia po dopasowanych symulacji funkcjonalnych VHDL projektów ukierunkowanych na urządzenia Stratix V mogą wystąpić błędy opracowania.

Środowisko

  • Intel® Quartus® II Subscription Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problem krytyczny

    Opis

    Jeśli użyjesz Cadence® NC-Sim do wykonania po dopasowanej symulacji funkcjonalnej VHDL projektu ukierunkowanego na członek rodziny Stratix V i który korzysta z pamięci RAM, błąd opracowania może nastąpić, jeśli parametry deklaracji komponentu i architektura parametry są niesprzedane.

    Rozdzielczość

    Użyj tej opcji -namemap_mixgen z poleceniem ncelab aby polecił NC-Sim dopasowanie parametrów deklaracji komponentu oraz parametry architektury oparte na nazwach.

    Podobne produkty

    Ten artykuł dotyczy 1 prod.

    Stratix® V FPGA

    Potrzebna pomoc?

    Skontaktuj się z działem pomocy technicznej

    Zastrzeżenie

    1

    Publikowanie treści i wykorzystanie zawartości tej witryny podlega Regulaminowi witryny Intel.com.

    Materiały zawarte na tej stronie są tłumaczeniem z języka angielskiego, wykonanym częściowo przez człowieka, a częściowo automatycznie. Materiały te są udostępnione dla Twojej wygody i należy je traktować jedynie jako ogólne źródło informacji. Nie ma jednak gwarancji, że są one kompletne bądź poprawne. Jeśli istnieje jakakolwiek rozbieżność między wersją angielską tej strony a jej tłumaczeniem, wersja angielska jest wersją obowiązującą i ma rozstrzygające znaczenie. Wyświetl anglojęzyczną wersję tej strony.