Identyfikator artykułu: 000084637 Typ materiałów: Rozwiązywanie problemów Ostatnia zmiana: 11-09-2012

Dlaczego mogę otrzymać urządzenie Cyclone LVDSCLKn nieudane skanowanie granic

Środowisko

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Opis Może nastąpić awaria Cyclone® urządzenia LVDSCLKn Boundary-Scan, ponieważ przy włączeniu zasilania, CLK1 i CLK3 są wyłączone, podczas gdy CLK0 i CLK2 są włączone. Jeśli clk1 lub CLK3 należy zweryfikować w testach boundary scan, bufor wejściowy pinów zegara można włączyć, konfigurując je za pomocą instrukcji CONFIG_IO.

Można to zrobić poprzez zastosowanie instrukcji CONFIG_IO po odłączeniu zasilania przed przeprowadzeniem wstępnego testu granicy skanowania. Zapoznaj się z NaissanceIO: rekonfiguracja I/O dla urządzeń Altera (PDF) aby uzyskać więcej informacji na temat instrukcji CONFIG_IO.

Jeśli chcesz przetestować te piny CLK w testach zeskanowania granicy przed konfiguracją, pobierz zmodyfikowaną pliki Cyclone 1149.1 Boundary-Scan Description Language (BSDL).

Jeśli te piny CLK nie muszą być w łańcuchu JTAG do testowania granic skanowania, skorzystaj z najnowszych pliki Cyclone 1149.1 BSDL..

Podobne produkty

Ten artykuł dotyczy 1 prod.

FPGA Cyclone®

Potrzebna pomoc?

Skontaktuj się z działem pomocy technicznej

Zastrzeżenie

1

Publikowanie treści i wykorzystanie zawartości tej witryny podlega Regulaminowi witryny Intel.com.

Materiały zawarte na tej stronie są tłumaczeniem z języka angielskiego, wykonanym częściowo przez człowieka, a częściowo automatycznie. Materiały te są udostępnione dla Twojej wygody i należy je traktować jedynie jako ogólne źródło informacji. Nie ma jednak gwarancji, że są one kompletne bądź poprawne. Jeśli istnieje jakakolwiek rozbieżność między wersją angielską tej strony a jej tłumaczeniem, wersja angielska jest wersją obowiązującą i ma rozstrzygające znaczenie. Wyświetl anglojęzyczną wersję tej strony.