Identyfikator artykułu: 000084780 Typ materiałów: Rozwiązywanie problemów Ostatnia zmiana: 11-09-2012

Czy mój model FPGA IBIS dokładnie odzwierciedla sygnał sygnału wyjściowego FPGA cyklu obciążeń?

Środowisko

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Opis Model bufora IO będzie dokładnie odzwierciedlał obieg obciążeń, który jest spowodowany przez sam bufor.  Model bufora nie reprezentuje jednak żadnego DCD na sygnałie przesyłanym do bufora wyjściowego.  Ponieważ bufor wyjściowy może być zasilany sygnałem z dowolnych źródeł, model symulacji nie ma koncepcji powodowania dezysekcja DCD w miarę jego podawania.

Szczegółowe informacje dotyczące tego, czy narzędzie może je modelować, można uzyskać u dostawcy narzędzia do symulacji.

Podobne produkty

Ten artykuł dotyczy 1 prod.

Stratix® II FPGA

Potrzebna pomoc?

Skontaktuj się z działem pomocy technicznej

Zastrzeżenie

1

Publikowanie treści i wykorzystanie zawartości tej witryny podlega Regulaminowi witryny Intel.com.

Materiały zawarte na tej stronie są tłumaczeniem z języka angielskiego, wykonanym częściowo przez człowieka, a częściowo automatycznie. Materiały te są udostępnione dla Twojej wygody i należy je traktować jedynie jako ogólne źródło informacji. Nie ma jednak gwarancji, że są one kompletne bądź poprawne. Jeśli istnieje jakakolwiek rozbieżność między wersją angielską tej strony a jej tłumaczeniem, wersja angielska jest wersją obowiązującą i ma rozstrzygające znaczenie. Wyświetl anglojęzyczną wersję tej strony.