Identyfikator artykułu: 000084879 Typ materiałów: Rozwiązywanie problemów Ostatnia zmiana: 07-06-2013

Czy przykładowy projekt pcie Arria II GX uwzględnia problem pll_locked errata?

Środowisko

BUILT IN - ARTICLE INTRO SECOND COMPONENT

Problem krytyczny

Opis

Tak, w przypadku korzystania z pliku altpcie_serdes_rs.v do Arria® urządzenia II GX kod ten ma na celu powstrzymanie tx_digitalreset podobnych do pll_locked_soft_logic dostępnych w Arria II GX Errata. Do uwzględnienia tego problemu nie jest potrzebna dodatkowa logika użytkownika.

Więcej informacji związanych z tym erratum można znaleźć w sekcji "Nadajnik PLL Lock (pll_locked) Status Signal" w arkuszu Arria II GX Errata.

Arkusz errata Arria II GX (PDF)

 

Rozdzielczość

 

Podobne produkty

Ten artykuł dotyczy 1 prod.

FPGA Arria® II GX

Potrzebna pomoc?

Skontaktuj się z działem pomocy technicznej

Zastrzeżenie

1

Publikowanie treści i wykorzystanie zawartości tej witryny podlega Regulaminowi witryny Intel.com.

Materiały zawarte na tej stronie są tłumaczeniem z języka angielskiego, wykonanym częściowo przez człowieka, a częściowo automatycznie. Materiały te są udostępnione dla Twojej wygody i należy je traktować jedynie jako ogólne źródło informacji. Nie ma jednak gwarancji, że są one kompletne bądź poprawne. Jeśli istnieje jakakolwiek rozbieżność między wersją angielską tej strony a jej tłumaczeniem, wersja angielska jest wersją obowiązującą i ma rozstrzygające znaczenie. Wyświetl anglojęzyczną wersję tej strony.