Identyfikator artykułu: 000085210 Typ materiałów: Rozwiązywanie problemów Ostatnia zmiana: 11-09-2012

Dlaczego obiorę błąd w zestawie programistycznym Stratix III FPGA, gdy próbuję korzystać z funkcji zabezpieczeń projektowych?

Środowisko

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Opis Gdy próbujesz korzystać z funkcji zabezpieczeń projektowych, może być wyświetlany czerwony wskaźnik "error" LED, a wskaźnik "CFG_DONE" nie rozświetla się na zestawie programistycznym Stratix® III FPGA, ponieważ w przypadku korzystania z zabezpieczeń projektu występuje inne ustawienie styków MSEL0. Do tej konkretnej płyty głównej znajduje się zworka J13 dla MSEL0, która musi być otwarta, aby MSEL0 można było wyciągnąć do VCC. Ponieważ schemat konfiguracji tej płyty głównej w przypadku korzystania z funkcji Zabezpieczeń projektowych będzie szybki pasywny równoległy (FPP) przy użyciu urządzenia MAX® II oraz pamięci flash 512 MB, wymagane będzie ustawienie pinów MSEL[2:0] na stronie 001. Jeśli nie użyjesz funkcji Zabezpieczeń projektu, piny MSEL[2:0] zostaną ustawione na 000.

Podobne produkty

Ten artykuł dotyczy 1 prod.

Stratix® III FPGA

Potrzebna pomoc?

Skontaktuj się z działem pomocy technicznej

Zastrzeżenie

1

Publikowanie treści i wykorzystanie zawartości tej witryny podlega Regulaminowi witryny Intel.com.

Materiały zawarte na tej stronie są tłumaczeniem z języka angielskiego, wykonanym częściowo przez człowieka, a częściowo automatycznie. Materiały te są udostępnione dla Twojej wygody i należy je traktować jedynie jako ogólne źródło informacji. Nie ma jednak gwarancji, że są one kompletne bądź poprawne. Jeśli istnieje jakakolwiek rozbieżność między wersją angielską tej strony a jej tłumaczeniem, wersja angielska jest wersją obowiązującą i ma rozstrzygające znaczenie. Wyświetl anglojęzyczną wersję tej strony.