Identyfikator artykułu: 000085267 Typ materiałów: Rozwiązywanie problemów Ostatnia zmiana: 12-09-2012

Czy reconfg_clk port modułu rekonfiguracyjnego może być obsługiwany przez ref_clk?

Środowisko

  • PCI Express*
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Opis

    Jeśli korzystasz z twardego IP Stratix V z CVP, reconfig_clk musi być taka sama, jak w przypadku CVP. W przypadku innych niż CVP może pochodzić z oddzielnego, bezpłatnego źródła zegara.

    Rozdzielczość

     

    Podobne produkty

    Ten artykuł dotyczy 1 prod.

    FPGA Stratix® V GX

    Potrzebna pomoc?

    Skontaktuj się z działem pomocy technicznej

    Zastrzeżenie

    1

    Publikowanie treści i wykorzystanie zawartości tej witryny podlega Regulaminowi witryny Intel.com.

    Materiały zawarte na tej stronie są tłumaczeniem z języka angielskiego, wykonanym częściowo przez człowieka, a częściowo automatycznie. Materiały te są udostępnione dla Twojej wygody i należy je traktować jedynie jako ogólne źródło informacji. Nie ma jednak gwarancji, że są one kompletne bądź poprawne. Jeśli istnieje jakakolwiek rozbieżność między wersją angielską tej strony a jej tłumaczeniem, wersja angielska jest wersją obowiązującą i ma rozstrzygające znaczenie. Wyświetl anglojęzyczną wersję tej strony.