W przypadku pamięci SRAM II QDR z opóźnieniem odczytu 1,5 użyj tej samej wytycznej przypisania pinów dla pamięci SRAM QDR II z opóźnieniami 2,5. Wytyczne przypisania pinów dla urządzenia QDRII SRAM z opóźnieniem 2,5 cykla podano w tabeli 2-9 w sekcji Podręcznik interfejsu pamięci zewnętrznej Device and Pin Planning (PDF).
Podłącz styk zegara dopełniacza (CQn) do pinu CQn (nie pin DQSn) i pinu CQ do pinu DQS na urządzeniu.
1
Podziękowanie
Publikowanie treści i wykorzystanie zawartości tej witryny podlega Regulaminowi witryny Intel.com.
Materiały zawarte na tej stronie są tłumaczeniem z języka angielskiego, wykonanym częściowo przez człowieka, a częściowo automatycznie. Materiały te są udostępnione dla Twojej wygody i należy je traktować jedynie jako ogólne źródło informacji. Nie ma jednak gwarancji, że są one kompletne bądź poprawne. Jeśli istnieje jakakolwiek rozbieżność między wersją angielską tej strony a jej tłumaczeniem, wersja angielska jest wersją obowiązującą i ma rozstrzygające znaczenie. Wyświetl anglojęzyczną wersję tej strony.