Opis
W wersji 15.0 oprogramowania Quartus® II rdzeń IP JESD204B może nie osiągnąć timingów konfiguracji przy prędkości transmisji danych powyżej 7,50 Gb/s (częstotliwość taktowania połączenia rdzenia IP powyżej 187,5 MHz) w urządzeniach Arria® V GT i ST.
Rozdzielczość
Aby zamknąć timing, użyj następujących ustawień:
- Tryb optymalizacji: wydajność (duży nakład pracy – wydłuż czas pracy)
-
Zaawansowane ustawienia (instalator)
-
Nakład pracy instalatora: standardowe dopasowanie
-
Wykonaj analizę topologii taktowania podczas routingu: włączony
-
Wykonaj syntezę fizyczną, aby uzyskać logiczną kombinację, by uzyskać wydajność: włączoną.
-
Wykonaj powielanie rejestru w celu uzyskania wydajności: włączone
-
Wykonaj retiming rejestracji w celu uzyskania wydajności: włączony
-
Mnożnik nakładu pracy: 4.0
-
Poziom optymalizacji timingów routera: maksymalny
Jeśli błędy timingów nadal istnieją, podejmuj następujące działania:
-
Nadmierne ograniczanie zegara połączenia (domena zegara rdzenia IP) o 10–15% w pliku user Synopsys Design Constraint (.sdc) i zamknięcie timingu z docelową częstotliwością w TimeQuest. Przykładowo, jeśli zegar połączenia 187,5 MHz jest generowany przez rdzeniowy PLL, ogranicz zegar referencyjny PLL rdzenia 187,5 MHz (nazwa zegara to device_clk) z 260 MHz (12%) za pomocą polecenia create_clock:
zestaw current_exe == $::TimeQuestInfo (nameofexe konfigurowalny)
if { == "quartus_fit"} {
create_clock —nazwa device_clk —okres 3.85 [get_ports device_clk]
} inaczej {
create_clock —nazwa device_clk —okres 5.33 [get_ports device_clk]
}
-
Użyj designu Space Explorer II, aby przeprowadzić zmiatanie inicjatora, aby określić optymalny numer inicjowania inicjowania instalatora.
