Identyfikator artykułu: 000085389 Typ materiałów: Rozwiązywanie problemów Ostatnia zmiana: 11-09-2012

Jaki jest status obwodu JTAG podczas power-on-resetowania (POR)?

Środowisko

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Opis Status obwodu JTAG podczas POR jest w trybie resetowania.

Podobne produkty

Ten artykuł dotyczy 1 prod.

Układy FPGA Stratix®

Zastrzeżenie

1

Publikowanie treści i wykorzystanie zawartości tej witryny podlega Regulaminowi witryny Intel.com.

Materiały zawarte na tej stronie są tłumaczeniem z języka angielskiego, wykonanym częściowo przez człowieka, a częściowo automatycznie. Materiały te są udostępnione dla Twojej wygody i należy je traktować jedynie jako ogólne źródło informacji. Nie ma jednak gwarancji, że są one kompletne bądź poprawne. Jeśli istnieje jakakolwiek rozbieżność między wersją angielską tej strony a jej tłumaczeniem, wersja angielska jest wersją obowiązującą i ma rozstrzygające znaczenie. Wyświetl anglojęzyczną wersję tej strony.