Identyfikator artykułu: 000085612 Typ materiałów: Rozwiązywanie problemów Ostatnia zmiana: 08-04-2014

Dlaczego sygnał tx_datak odnosi się do otrzymanych danych dla urządzeń Arria V, Cyclone V i Stratix V w podręczniku użytkownika interfejsu PHY nadajnika-odbiornika Altera?

Środowisko

  • Intel® Quartus® II Subscription Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Opis

    Ze względu na błędy w tabeli "Tabela 9-12: Avalon-ST TX Interface Signals" oraz "Tabela 11-8: interfejs Avalon-ST TX" w przewodniku® użytkownika rdzenia IP Altera nadajnika-odbiornika PHY IP ( PDF) sygnał tx_datak odnosi się do otrzymanych danych dla urządzeń Arria® V, Cyclone® V i Stratix® V.

    Sygnał tx_datak powinien odnosić się wyłącznie do danych nadawania.

    Rozdzielczość

    Problemy te zostaną naprawione w przyszłej wersji przewodnika użytkownika rdzenia IP interfejsu PHY Altera nadajnika-odbiornika (PDF).

    Podobne produkty

    Ten artykuł dotyczy 12 prod.

    FPGA SoC Cyclone® V ST
    FPGA Cyclone® V GX
    FPGA SoC Cyclone® V SX
    FPGA Stratix® V GS
    FPGA Stratix® V GT
    FPGA Cyclone® V GT
    FPGA Arria® V SX SoC
    FPGA Arria® V ST SoC
    FPGA Arria® V GZ
    FPGA Arria® V GX
    FPGA Arria® V GT
    FPGA Stratix® V GX

    Potrzebna pomoc?

    Skontaktuj się z działem pomocy technicznej

    Zastrzeżenie

    1

    Publikowanie treści i wykorzystanie zawartości tej witryny podlega Regulaminowi witryny Intel.com.

    Materiały zawarte na tej stronie są tłumaczeniem z języka angielskiego, wykonanym częściowo przez człowieka, a częściowo automatycznie. Materiały te są udostępnione dla Twojej wygody i należy je traktować jedynie jako ogólne źródło informacji. Nie ma jednak gwarancji, że są one kompletne bądź poprawne. Jeśli istnieje jakakolwiek rozbieżność między wersją angielską tej strony a jej tłumaczeniem, wersja angielska jest wersją obowiązującą i ma rozstrzygające znaczenie. Wyświetl anglojęzyczną wersję tej strony.