Identyfikator artykułu: 000085689 Typ materiałów: Komunikaty o błędach Ostatnia zmiana: 27-08-2013

Ostrzeżenie (12030): port "rx_dpa_lock_reset" na informacji jednostki "ALTLVDS_RX_component" jest podłączony do sygnału szerokości 1. Szerokość sygnalizowania w module to <number_of_channels>. Dodatkowe bity będą napędzane przez GND.</numbe...

Środowisko

  • Intel® Quartus® II Subscription Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Opis

    Megafunction ALTLVDS_RX w oprogramowaniu Quartus® II wersji 10.0 nie tworzy poprawnie wymaganej liczby portów wejściowych dla rx_dpa_lock_reset.  Ten port powinien mieć szerokość równą liczbie kanałów.

    Aby rozwiązać ten problem, otwórz plik zróżnicowania HDL megafunction ALTLVDS_RX w Twoim projekcie i zmodyfikuj ręcznie szerokość portu rx_dpa_lock_reset.

    Szerokość portu powinna być zbliżona do formatu [number_of_channels-1:0].

    Rozdzielczość Ten problem został naprawiony w wersji 10.1 oprogramowania Quartus® II.

    Powiązane artykuły

    Podobne produkty

    Ten artykuł dotyczy 5 prod.

    FPGA Stratix® IV E
    FPGA Stratix® IV GX
    FPGA Stratix® IV GT
    Stratix® III FPGA
    FPGA Arria® II GX

    Potrzebna pomoc?

    Skontaktuj się z działem pomocy technicznej

    Zastrzeżenie

    1

    Publikowanie treści i wykorzystanie zawartości tej witryny podlega Regulaminowi witryny Intel.com.

    Materiały zawarte na tej stronie są tłumaczeniem z języka angielskiego, wykonanym częściowo przez człowieka, a częściowo automatycznie. Materiały te są udostępnione dla Twojej wygody i należy je traktować jedynie jako ogólne źródło informacji. Nie ma jednak gwarancji, że są one kompletne bądź poprawne. Jeśli istnieje jakakolwiek rozbieżność między wersją angielską tej strony a jej tłumaczeniem, wersja angielska jest wersją obowiązującą i ma rozstrzygające znaczenie. Wyświetl anglojęzyczną wersję tej strony.