Problem krytyczny
Nie można osiągnąć timingów dla urządzeń Stratix IV z 100GbE Rdzeń IP mac i phy.
Ten problem został naprawiony w wersji oprogramowania 12.1 Quartus dla rdzenia IP.
W przypadku wersji 12.0 rdzenia IP, aby poprawić margines timingów w przypadku projektów Stratix IV konieczne może być nadmierne ograniczenie Zegary MAC.
Zapoznaj się z przypisanymi plikami w alt_eth_100g wrappers projects .sdc . Na przykład przypisanie alt_e100_siv.sdc to:
if { $::TimeQuestInfo(nameofexecutable) == "quartus_fit"}
{
create_clock -name {clk_din} -period "360.00 MHz" [get_ports
{clk_din}]
create_clock -name {clk_dout} -period "360.00 MHz" [get_ports {clk_dout}]
} else {
create_clock -name {clk_din} -period "315.00 MHz" [get_ports
{clk_din}]
create_clock -name {clk_dout} -period "315.00 MHz" [get_ports {clk_dout}]
}
To przypisanie wymusza na instalatorze próbę forsowania 360 MHz, podczas gdy analiza statyczna timingów sprawdzi się na 315 MHz dla zegarów MAC.