Identyfikator artykułu: 000086148 Typ materiałów: Rozwiązywanie problemów Ostatnia zmiana: 23-06-2021

Dlaczego interfejs PHY Lite for Parallel Interfaces Intel Agilex® 7 FPGA IP działa niezgodnie ze sprzętem, gdy VCO działa około 1066 MHz (z częstotliwością interfejsu około 266/533/1066 MHz)?

Środowisko

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Opis

    Ze względu na problem w oprogramowaniu Intel® Quartus® Prime Pro Edition wersji 21.2 i wcześniejszej, na ścieżce wyjściowej ścieżki wyjściowej do 800 cykli może występować dokument PHY Lite dla interfejsów równoległych, Intel Agilex® częstotliwość VCO 7 FPGA IP wynosi około 1066 MHz (tj. częstotliwość interfejsu około 266 MHz, 533 MHz lub 1066 MHz). Problem ten dotyczy jedynie Intel Agilex® 7 urządzeń FPGA i jest zależny od PVT, co może nastąpić nawet po udanym testowaniu sprzętu.

     

    Rozdzielczość

    Tworzony jest poprawka, która rozwiązuje ten problem w oprogramowaniu Intel® Quartus® Prime Pro Edition w wersji 21.2.

    Ten problem został naprawiony począwszy od oprogramowania Intel® Quartus® Prime Pro Edition w wersji 21.3.

    Podobne produkty

    Ten artykuł dotyczy 1 prod.

    FPGA i FPGA SoC Intel® Agilex™

    Potrzebna pomoc?

    Skontaktuj się z działem pomocy technicznej

    Zastrzeżenie

    1

    Publikowanie treści i wykorzystanie zawartości tej witryny podlega Regulaminowi witryny Intel.com.

    Materiały zawarte na tej stronie są tłumaczeniem z języka angielskiego, wykonanym częściowo przez człowieka, a częściowo automatycznie. Materiały te są udostępnione dla Twojej wygody i należy je traktować jedynie jako ogólne źródło informacji. Nie ma jednak gwarancji, że są one kompletne bądź poprawne. Jeśli istnieje jakakolwiek rozbieżność między wersją angielską tej strony a jej tłumaczeniem, wersja angielska jest wersją obowiązującą i ma rozstrzygające znaczenie. Wyświetl anglojęzyczną wersję tej strony.