Identyfikator artykułu: 000086276 Typ materiałów: Rozwiązywanie problemów Ostatnia zmiana: 22-05-2017

Dlaczego element nadrzędny HPS SPI ulegnie awarii, gdy opcja podrzędna jest mapowana do GPIO?

Środowisko

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Opis

    Ze względu na problem ze sterownikiem SPI IP linux (spi-dw.c) w jądrze linux-socfpga 4.1.22-ltsi, IP SPI nie będzie działać, jeśli opcja podrzędna będzie kierowana do GPIO z wpisem cs-gpios w drzewie urządzenia.

     

     

     

    Rozdzielczość

    Ten problem został naprawiony w jądrze linux-socfpga-linux 4.1.33-ltsi.

     

    Lokalizacja GIT:

    https://github.com/altera-opensource/linux-socfpga

    Wstępnie skompilowana wersja na Rocketboards.org:

    https://rocketboards.org/foswiki/Documentation/GSRD170ReleaseNotes

     

     

    Podobne produkty

    Ten artykuł dotyczy 7 prod.

    FPGA Cyclone® V i SoC
    FPGA Cyclone® V GT
    FPGA Arria® V ST SoC
    FPGA Cyclone® V E
    FPGA SoC Cyclone® V ST
    FPGA Arria® V SX SoC
    FPGA SoC Cyclone® V SE

    Potrzebna pomoc?

    Skontaktuj się z działem pomocy technicznej

    Zastrzeżenie

    1

    Publikowanie treści i wykorzystanie zawartości tej witryny podlega Regulaminowi witryny Intel.com.

    Materiały zawarte na tej stronie są tłumaczeniem z języka angielskiego, wykonanym częściowo przez człowieka, a częściowo automatycznie. Materiały te są udostępnione dla Twojej wygody i należy je traktować jedynie jako ogólne źródło informacji. Nie ma jednak gwarancji, że są one kompletne bądź poprawne. Jeśli istnieje jakakolwiek rozbieżność między wersją angielską tej strony a jej tłumaczeniem, wersja angielska jest wersją obowiązującą i ma rozstrzygające znaczenie. Wyświetl anglojęzyczną wersję tej strony.