Identyfikator artykułu: 000086279 Typ materiałów: Rozwiązywanie problemów Ostatnia zmiana: 13-05-2019

Błąd kompilatora: nierozpoznane połączenie funkcji: w kompilacji OpenCL z niestandardowym kodem RTL z Cyclone V Soc BSP

Środowisko

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Opis

    Ze względu na problem w oprogramowaniu Quartus® Prime i Intel® FPGA SDK dla OpenCL™ wersji 14.1 i nowszej dla platformy soC Cyclone V, podczas integracji niestandardowego modułu RTL w projekcie OpenCL kompilacja może nie działać z platformą SoC Cyclone® V tylko z powodu błędu poniżej:-

     

    Błąd kompilatora: nierozpoznane połączenie funkcji: acl.external.iowr.i1.si32.p4si32

    Rozdzielczość

    Ten problem został naprawiony w oprogramowaniu Quartus® Prime i Intel® FPGA SDK dla OpenCL™ wersji 17.0 dla platformy soC Cyclone V.

    W przypadku obejścia, użytkownik może otworzyć plik cyclonev_tsm.xml i dodać poniższy kod, ten kod jest również dostępny na platformie Stratix® V.

     

     

    Podobne produkty

    Ten artykuł dotyczy 3 prod.

    FPGA SoC Cyclone® V SE
    FPGA SoC Cyclone® V ST
    FPGA SoC Cyclone® V SX

    Potrzebna pomoc?

    Skontaktuj się z działem pomocy technicznej

    Zastrzeżenie

    1

    Publikowanie treści i wykorzystanie zawartości tej witryny podlega Regulaminowi witryny Intel.com.

    Materiały zawarte na tej stronie są tłumaczeniem z języka angielskiego, wykonanym częściowo przez człowieka, a częściowo automatycznie. Materiały te są udostępnione dla Twojej wygody i należy je traktować jedynie jako ogólne źródło informacji. Nie ma jednak gwarancji, że są one kompletne bądź poprawne. Jeśli istnieje jakakolwiek rozbieżność między wersją angielską tej strony a jej tłumaczeniem, wersja angielska jest wersją obowiązującą i ma rozstrzygające znaczenie. Wyświetl anglojęzyczną wersję tej strony.