Identyfikator artykułu: 000086296 Typ materiałów: Rozwiązywanie problemów Ostatnia zmiana: 29-10-2018

Dlaczego podczas kompilowania zestawu narzędzi Intel® Stratix® 10 Golden Hardware Reference Design przykład dla urządzeń VGS2 mogę otrzymać błędy pliku?

Środowisko

  • Intel® Quartus® Prime Pro Edition
  • Intel® SoC FPGA Embedded Development Suite (SoC EDS) Pro Edition

    • Linux*

    BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Opis

    Gdy plik makefile dla projektu referencyjnego Intel® Stratix® 10 Golden Hardware Reference Design w pakiecie Intel SoC FPGA Embedded Development Suite został zmodyfikowany w celu zastosowania urządzenia 1SX280LU2F50E2VGS2 znalezionego w zestawie programistycznym Intel Stratix 10 SX, następujące błędy mogą być widoczne podczas korzystania z elementów docelowych "scrub_clean", "generate_from_tcl" i "sof":

    Makefile:474: ostrzeżenie: nadrzędny przepis na cel "output_files/ghrd_1sx280lu2f50e2vgs2"

    Makefile:467: ostrzeżenie: brak starego przepisu na cel "output_files/ghrd_1sx280lu2f50e2vgs2"

    Makefile:483: ostrzeżenie: nadrzędny przepis na cel "output_files/ghrd_1sx280lu2f50e2vgs2"

    Makefile:474: ostrzeżenie: brak starego przepisu na cel "output_files/ghrd_1sx280lu2f50e2vgs2"

    zrób: upuszczone zależności od output_files/ghrd_1sx280lu2f50e2vgs2

    zrób: _hps.sof

    zrób: *** Brak zasady dotyczącej tworzenia docelowego "ghrd_1sx280lu2f50e2vgs2", wymaganego przez "stamp/18.1/quartus.stamp".  Zatrzymać.

    Rozdzielczość

    Wiersz w pliku makefile określający QUARTUS_DEVICE dla części -S2 ma znak spacji na końcu wiersza.  Ten znak musi zostać usunięty, zanim znaki docelowe zostaną skompilowane bez błędu.  Alternatywnie można uruchomić narzędzie "make scrub_clean generate_from_tcl quartus_edit", co wygeneruje nowy projekt -S2 i otworzy Quartus.  W tym miejscu przepływ tworzenia graficznego interfejsu graficznego zostanie pomyślnie zakończony.  Ten problem ma zostać naprawiony w przyszłej wersji pakietu SoC Embedded Development Suite.

    Podobne produkty

    Ten artykuł dotyczy 2 prod.

    FPGA SoC Intel® Stratix® 10 SX
    FPGA Intel® Stratix® 10 TX

    Potrzebna pomoc?

    Skontaktuj się z działem pomocy technicznej

    Zastrzeżenie

    1

    Publikowanie treści i wykorzystanie zawartości tej witryny podlega Regulaminowi witryny Intel.com.

    Materiały zawarte na tej stronie są tłumaczeniem z języka angielskiego, wykonanym częściowo przez człowieka, a częściowo automatycznie. Materiały te są udostępnione dla Twojej wygody i należy je traktować jedynie jako ogólne źródło informacji. Nie ma jednak gwarancji, że są one kompletne bądź poprawne. Jeśli istnieje jakakolwiek rozbieżność między wersją angielską tej strony a jej tłumaczeniem, wersja angielska jest wersją obowiązującą i ma rozstrzygające znaczenie. Wyświetl anglojęzyczną wersję tej strony.