Identyfikator artykułu: 000086308 Typ materiałów: Rozwiązywanie problemów Ostatnia zmiana: 27-05-2014

Parametr "rstctrl_tx_lc_pll_rstb_select" instancji "stratixv_hssi_gen3_pcie_hip" ma przypisaną do niego niezgodną z prawem wartość "ch4_10_sel". Możliwe wartości parametrów to: "NOT_ACTIVE", "CH4_OUT", "CH4_10_OUT", "CH1_OUT", "CH7_OUT".

Środowisko

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Opis Ten błąd może wystąpić, jeśli parametr force_hrc=1 jest ustawiony w twardym IP (HIP) dla pliku wariantu PCI Express®. Zwykle dzieje się tak, jeśli przeprowadzasz się z wariantu 2. generacji do trzeciej generacji i musisz zmuszenie projektu drugiej generacji do autonomicznego projektowania HIP lub Konfiguracji za pomocą Protokołu (CvP). Implementacje trzeciej generacji obsługują jedynie kontroler miękkiego resetowania. Projekt Gen 2 może obsługiwać twardy kontroler resetowania dla autonomicznych projektów HIP lub CvP.
Rozdzielczość

Skonfiguruj force_hrc=0 i zgeneruj swój wariant za pomocą edytora parametrów.

Podobne produkty

Ten artykuł dotyczy 1 prod.

FPGA Stratix® V GX

Potrzebna pomoc?

Skontaktuj się z działem pomocy technicznej

Zastrzeżenie

1

Publikowanie treści i wykorzystanie zawartości tej witryny podlega Regulaminowi witryny Intel.com.

Materiały zawarte na tej stronie są tłumaczeniem z języka angielskiego, wykonanym częściowo przez człowieka, a częściowo automatycznie. Materiały te są udostępnione dla Twojej wygody i należy je traktować jedynie jako ogólne źródło informacji. Nie ma jednak gwarancji, że są one kompletne bądź poprawne. Jeśli istnieje jakakolwiek rozbieżność między wersją angielską tej strony a jej tłumaczeniem, wersja angielska jest wersją obowiązującą i ma rozstrzygające znaczenie. Wyświetl anglojęzyczną wersję tej strony.