Dlaczego podczas korzystania z rdzenia IP interfejsu PHY Intel® Stratix® 10 10GBASE-KR widzę błędy funkcjonalne w sprzęcie?

Z powodu problemu w wersjach oprogramowania Intel® Quartus® Prime Pro Edition wersji 20.1 i nowszych mogą występować awarie sprzętowe podczas korzystania z rdzenia IP interfejsu PHY Intel® Stratix® 10 10GBASE-KR.

Ten problem występuje z powodu nieprawidłowych ograniczeń timingu w automatycznie wygenerowanym pliku Intel® Stratix® 10 10GBASE-KR PHY IP pliku Synopsys Design Constraint (SDC). Ścieżki do wejścia xgmii_tx_dc IP lub z wyjścia xgmii_rx_dc IP mogą być nieprawidłowo ograniczone. Ten problem może wystąpić, nawet jeśli w Analizatorze timingów nie zgłoszono żadnych naruszeń timingów.

Ten problem dotyczy jedynie implementacji własności intelektualnej (IP) z następującymi topologiami taktowania:

• Port xgmii_tx_clk IP oraz prześladujące zegar logikę lub MAC napędzające port xgmii_tx_dc IP są podłączone do tego samego zegara wygenerowanego zewnętrznie.

• Port xgmii_rx_clk IP i protokół taktowania zegara logika zasilana przez port xgmii_rx_dc IP są podłączone do tego samego zegara wygenerowanego zewnętrznie

Jeśli Twój projekt korzysta z wymienionej powyżej topologii taktowania i nadal jest w fazie rozwoju, w celu podjęcia działań naprawczych zapoznaj się z sekcją Rozdzielczość.  W przypadku projektów już w produkcji wykorzystujących topologię taktowania wymienioną powyżej wykonaj następujące kroki, aby sprawdzić, czy istnieją jakiekolwiek naruszenia timingów dla wstępnie skompilowanego projektu:

1. Zlokalizuj oryginalny automatycznie wygenerowany plik sdc 10GBASE-KR PHY: \\altera_xcvr_10gkr_s10_\synth\altera_xcvr_10gkr_s10_.sdc.
2. Zmień nazwę tego pliku na:\\altera_xcvr_10gkr_s10_\synth\altera_xcvr_10gkr_s10__original.sdc.
3. Skopiuj plik corrected-krphy-sdc-to-rename.sdc pod następującym linkiem (corrected-krphy-sdc-to-rename.sdc) w tej samej lokalizacji, a następnie zmień nazwę na tę samą nazwę co oryginalny plik .sdc (nazwa "altera_xcvr_10gkr_s10_.sdc" przed modyfikacją w kroku 2).
4. Uruchom ponownie analizę timingów projektu i sprawdź naruszenia.

Uwaga: automatycznie wygenerowany plik .sdc zostanie nadpisany, jeśli IP zostanie ponownie wygenerowany, więc kroki te będą musiały zostać powtórzone, jeśli IP zostanie ponownie wygenerowany.

Jeśli twój projekt jest w istotny wpływ i korzystasz z oprogramowania Intel® Quartus® Prime Pro Edition w wersji 20.3 lub 21.2, pobierz i zainstaluj odpowiednią poprawkę z następującej listy:

Uwaga: aby poprawka weszła w życie, rdzeń IP 10GBASE-KR PHY musi zostać zregenerowany po instalacji poprawki.

• Intel Quartus Prime Pro Edition w wersji 20.3, poprawka 0.67 dla systemu Linux (.run)
• Intel Quartus Prime Pro Edition w wersji 20.3, poprawka 0.67 dla systemu windows (.exe)
• Readme dla wersji oprogramowania Intel Quartus Prime Pro Edition 20.3 Patch 0.67 (.txt)
• Oprogramowanie Intel Quartus Prime Pro Edition w wersji 21.2 Patch 0.07 dla systemu Linux (.run)
• Intel Quartus Prime Pro Edition w wersji 21.2, poprawka 0.07 dla systemu windows (.exe)
• Readme dla wersji oprogramowania Intel Quartus Prime Pro Edition 21.2 Patch 0.07 (.txt)

Jeśli używasz oprogramowania Intel® Quartus® Prime Pro Edition w wersji 20.1, 20.2, 20.4 lub 21.1, uaktualnij do poprawki oprogramowania v21.2 i zainstaluj Poprawkę 0.07.

Ten problem został naprawiony począwszy od oprogramowania Intel® Quartus® Prime Pro Edition w wersji 21.3.