Identyfikator artykułu: 000086451 Typ materiałów: Rozwiązywanie problemów Ostatnia zmiana: 23-03-2017

Dlaczego technologia SmartVID zawodzi na etapie wczesnej konfiguracji wejścia/wyjścia w układzie SoC Arria 10?

Środowisko

  • Intel® Quartus® Prime Pro Edition
  • Układ FPGA Intel® IP inteligentnego kontrolera wideo
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Opis

    Funkcja SmartVID jest wdrażana za pomocą miękkiego IP w rdzeniu Arria® 10 FPGA. W związku z tym logikę FPGA należy skonfigurować pomyślnie, zanim technologia SmartVID będzie funkcjonalna. Jeśli przed skonfigurowaniem FPGA zastosowano metodę wczesnego wejścia/wyjścia do uruchomienia systemu Arria 10 HPS, funkcja SmartVID nie będzie dostępna do czasu ukończenia FPGA konfiguracji rdzenia.

    Rozdzielczość

    Upewnij się, że zarówno VCC , jak i VCCP urządzenia, są zasilane stałym napięciem (0,90 V) podczas wczesnej konfiguracji wejścia/wyjścia. Po ukończeniu FPGA konfiguracji ip SmartVID będzie mógł zażądać od regulatora zasilania aktualizacji wartości VCC i VCCP.

    Informacje te zostaną uwzględnione w przyszłej wersji podręcznika Arria 10.

    Podobne produkty

    Ten artykuł dotyczy 1 prod.

    FPGA SoC Intel® Arria® 10 SX

    Potrzebna pomoc?

    Skontaktuj się z działem pomocy technicznej

    Zastrzeżenie

    1

    Publikowanie treści i wykorzystanie zawartości tej witryny podlega Regulaminowi witryny Intel.com.

    Materiały zawarte na tej stronie są tłumaczeniem z języka angielskiego, wykonanym częściowo przez człowieka, a częściowo automatycznie. Materiały te są udostępnione dla Twojej wygody i należy je traktować jedynie jako ogólne źródło informacji. Nie ma jednak gwarancji, że są one kompletne bądź poprawne. Jeśli istnieje jakakolwiek rozbieżność między wersją angielską tej strony a jej tłumaczeniem, wersja angielska jest wersją obowiązującą i ma rozstrzygające znaczenie. Wyświetl anglojęzyczną wersję tej strony.