Identyfikator artykułu: 000086474 Typ materiałów: Rozwiązywanie problemów Ostatnia zmiana: 04-05-2018

Dlaczego układ SoC Stratix 10 nie wykonuje programowania plików flash JIC przy użyciu połączenia FPGA z HPS JTAG?

Środowisko

  • Intel® Quartus® Prime Pro Edition
  • Układ FPGA Intel® Stratix® 10 IP zegara konfiguracji
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problem krytyczny

    Opis

    W oprogramowaniu Intel® Quartus® Prime Pro w wersji 18.0 narzędzie Quartus Prime Programmer może ulec awarii podczas próby programowania plików JIC, jeśli urządzenie Intel Stratix® SoC 10 jest już skonfigurowane z opcją łączonego FPGA i HPS JTAG. Dzieje się tak, ponieważ FPGA jest początkowo drugim urządzeniem w łańcuchu JTAG (za HPS) — jednak po zaprogramowaniu obrazu pomocy SFL system HPS został usunięty, a FPGA jest teraz pierwszym urządzeniem w łańcuchu JTAG.

    Niezgodność w numerowaniu urządzenia JTAG powoduje awarię narzędzia Quartus Programmer, ponieważ oczekuje, że urządzenie FPGA pozostanie w tym samym miejscu w łańcuchu JTAG podczas całego procesu.

    Ten problem nie wpływa na Ciebie, jeśli:

    1. Urządzenie Intel® Stratix® 10 SoC pozostaje nieprzekonfigurowane przed rozpoczęciem programowania plików JIC.
    2. HpS JTAG z Intel Stratix 10 SoC korzysta z dedykowanych pinów we/wy hps i nie udostępnia tego samego łańcucha JTAG z FPGA.
    Rozdzielczość

    Użyj jednego z poniższych możliwości obejścia, aby wykonać programowanie flash na płycie głównej:

    1. Zwiększ moc płyty głównej przy ustawieniach MSEL[2:0] na 111 (JTAG). W ten sposób urządzenie pozostanie niekonfigurowane przed programowaniem plików JIC, a łańcuch JTAG będzie zawierał tylko jedno urządzenie (FPGA). Po ukończeniu programowania pliku JIC przez narzędzie Quartus Prime Programmer, możesz ustawić MSEL[2:0] z powrotem na 100, aby urządzenie automatycznie uruchamiało się z QSPI po kolejnym cyklu zasilania.
    2. Zewnętrznie wyciągaj nCONFIG do niskiego poziomu podczas zasilania płyty głównej, aby nie pozwolić urządzeniu na konfigurowanie za pomocą QSPI. Inicjuj programowanie JIC za pomocą JTAG — po zaprogramowaniu obrazu pomocy SFL można zwolnić pin nCONFIG.
    3. Użyj oprogramowania działającego w SYSTEMIE HPS (na przykład U-boot), aby zaprogramować urządzenie QSPI. Ta metoda wykorzystuje format pliku Raw Programming Data (.rpd) zamiast pliku JIC. Instrukcje generowania pliku programowania .rpd można znaleźć w instrukcji obsługi konfiguracji Intel Stratix 10.

    Ten problem zostanie naprawiony w przyszłej wersji oprogramowania Intel Quartus Prime Pro.

    Podobne produkty

    Ten artykuł dotyczy 1 prod.

    FPGA SoC Intel® Stratix® 10 SX

    Zastrzeżenie

    1

    Publikowanie treści i wykorzystanie zawartości tej witryny podlega Regulaminowi witryny Intel.com.

    Materiały zawarte na tej stronie są tłumaczeniem z języka angielskiego, wykonanym częściowo przez człowieka, a częściowo automatycznie. Materiały te są udostępnione dla Twojej wygody i należy je traktować jedynie jako ogólne źródło informacji. Nie ma jednak gwarancji, że są one kompletne bądź poprawne. Jeśli istnieje jakakolwiek rozbieżność między wersją angielską tej strony a jej tłumaczeniem, wersja angielska jest wersją obowiązującą i ma rozstrzygające znaczenie. Wyświetl anglojęzyczną wersję tej strony.