Identyfikator artykułu: 000086538 Typ materiałów: Rozwiązywanie problemów Ostatnia zmiana: 27-11-2018

Dlaczego system HPS Intel® Stratix® 10 napotyka błąd podczas uzyskiwania dostępu do bezpiecznego menedżera urządzeń QSPI, gdy źródło zegara konfiguracji jest ustawione na OSC_CLK_1 pin?

Środowisko

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Opis

    Z powodu problemu z kodem rozruchowym U system HPS Intel® Stratix® 10 może zgłosić błąd podobny do następującego podczas próby uzyskania dostępu do pamięci flash QSPI bezpiecznego menedżera urządzeń, a źródło zegara konfiguracji jest ustawione na OSC_CLK_1 PIN:

     

    SOCFPGA_STRATIX10 # sonda sf

    SF: nieudana kalibracja (niski zakres)

    SF: nierozpoznane bajty identyfikacyjne JEDEC: ff, fc, 82

    Nie można zainicjować pamięci flash SPI o 0:0 (błąd -2)

    Rozdzielczość

    Aby uniknąć tego problemu, ustaw źródło zegara konfiguracji w celu korzystania z wewnętrznego oscylatora.  Naprawa tego problemu jest oczekiwana w przyszłej aktualizacji kodu bootloadera U-Boot.

    Podobne produkty

    Ten artykuł dotyczy 1 prod.

    FPGA SoC Intel® Stratix® 10 SX

    Potrzebna pomoc?

    Skontaktuj się z działem pomocy technicznej

    Zastrzeżenie

    1

    Publikowanie treści i wykorzystanie zawartości tej witryny podlega Regulaminowi witryny Intel.com.

    Materiały zawarte na tej stronie są tłumaczeniem z języka angielskiego, wykonanym częściowo przez człowieka, a częściowo automatycznie. Materiały te są udostępnione dla Twojej wygody i należy je traktować jedynie jako ogólne źródło informacji. Nie ma jednak gwarancji, że są one kompletne bądź poprawne. Jeśli istnieje jakakolwiek rozbieżność między wersją angielską tej strony a jej tłumaczeniem, wersja angielska jest wersją obowiązującą i ma rozstrzygające znaczenie. Wyświetl anglojęzyczną wersję tej strony.