Identyfikator artykułu: 000086544 Typ materiałów: Rozwiązywanie problemów Ostatnia zmiana: 04-03-2019

Jaki jest stan HPS GPIO w układach SoC Intel® Cyclone® V i urządzeniach SoC Arria® V podczas resetowania zimnego układu?

Środowisko

  • Intel® Quartus® Prime Pro Edition
  • Układ FPGA Intel® IP GPIO
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Opis

    GPIO systemu HPS na układach SoC Intel® Cyclone® V i urządzeniach SoC Arria® V znajdują się w stanie domyślnym podczas zimnego resetowania. Wprowadza się domyślny stan we/wy kontrolera/modułu HPS GPIO. We/wy systemu HPS jest skonfigurowany jako GPIO, gdy mapowanie PIN użytkownika HPS jest stosowane przez moduł wstępnego ładowania.

    Rozwiazanie

    Informacje te zostały dodane do wersji 20.1 podręcznika technicznego systemu Intel® Cyclone® V/Arria® V dla systemu HPS.

    Podobne produkty

    Ten artykuł dotyczy 5 prod.

    FPGA SoC Cyclone® V SX
    FPGA SoC Cyclone® V ST
    FPGA SoC Cyclone® V SE
    FPGA Arria® V SX SoC
    FPGA Arria® V ST SoC

    Potrzebna pomoc?

    Skontaktuj się z działem pomocy technicznej

    Zastrzeżenie

    1

    Publikowanie treści i wykorzystanie zawartości tej witryny podlega Regulaminowi witryny Intel.com.

    Materiały zawarte na tej stronie są tłumaczeniem z języka angielskiego, wykonanym częściowo przez człowieka, a częściowo automatycznie. Materiały te są udostępnione dla Twojej wygody i należy je traktować jedynie jako ogólne źródło informacji. Nie ma jednak gwarancji, że są one kompletne bądź poprawne. Jeśli istnieje jakakolwiek rozbieżność między wersją angielską tej strony a jej tłumaczeniem, wersja angielska jest wersją obowiązującą i ma rozstrzygające znaczenie. Wyświetl anglojęzyczną wersję tej strony.