Identyfikator artykułu: 000086668 Typ materiałów: Komunikaty o błędach Ostatnia zmiana: 23-11-2018

Krytyczny: (vsim-3817) Port "configupdate" jednostki "system_altpll_0" nie znajduje się w konfigurowanym komponentze.

Środowisko

  • Intel® Quartus® Prime Standard Edition

    • All

    BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Opis

    Ze względu na problem w oprogramowaniu Intel® Quartus® Prime Standard Edition wersji 18.1 i wcześniejszej, podczas symulacji modelu symulacji opartej na VHDL ALTPLL Intel FPGA IP, może pojawić się komunikat o błędzie krytyczny.

    Rozdzielczość

    Aby rozwiązać ten problem, zaktualizuj skrypt symulacyjny, aby użyć pliku otoki IP najwyższego poziomu z nazwy /syntezy/katalogu zamiast nazwy /symulacji/katalogu.

    Podobne produkty

    Ten artykuł dotyczy 12 prod.

    Cyclone® IV FPGA
    FPGA Cyclone®
    Stratix® II FPGA
    Cyclone® III FPGA
    FPGA Arria® GX
    FPGA Intel® Cyclone® 10 LP
    Układy FPGA Stratix®
    Stratix® IV FPGA
    Stratix® III FPGA
    Arria® II FPGA
    Układy Intel® MAX® 10 FPGA
    FPGA Cyclone® II

    Potrzebna pomoc?

    Skontaktuj się z działem pomocy technicznej

    Zastrzeżenie

    1

    Publikowanie treści i wykorzystanie zawartości tej witryny podlega Regulaminowi witryny Intel.com.

    Materiały zawarte na tej stronie są tłumaczeniem z języka angielskiego, wykonanym częściowo przez człowieka, a częściowo automatycznie. Materiały te są udostępnione dla Twojej wygody i należy je traktować jedynie jako ogólne źródło informacji. Nie ma jednak gwarancji, że są one kompletne bądź poprawne. Jeśli istnieje jakakolwiek rozbieżność między wersją angielską tej strony a jej tłumaczeniem, wersja angielska jest wersją obowiązującą i ma rozstrzygające znaczenie. Wyświetl anglojęzyczną wersję tej strony.