Identyfikator artykułu: 000086807 Typ materiałów: Rozwiązywanie problemów Ostatnia zmiana: 24-05-2021

xmelab: *F,CUMSTS: w jednym lub więcej modułach brakuje dyrektywy w zakresie czasu.

Środowisko

  • Intel® Quartus® Prime Pro Edition
  • Układ FPGA Intel® Stratix® 10 IP interfejsów pamięci zewnętrznych
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Opis

    Z powodu problemu w oprogramowaniu Intel® Quartus® Prime Pro Edition w wersji 21.1, ten komunikat o błędzie może zostać wyświetlony podczas symulacji interfejsu pamięci High Bandwidth Memory (HBM2) Intel FPGA IP przykład projektu z symulatorem Cadence* Xcelium*.

    Rozdzielczość

    Aby rozwiązać ten problem w oprogramowaniu Intel® Quartus® Prime Pro Edition w wersji 21.1, wykonaj następujące czynności:

    1. Przejdź do /sim/ed_sim/sim/xcelium/
    2. Otwórz xcelium_setup.sh przy pomocy preferowanego edytora tekstu.
    3. Zlokalizuj linię "USER_DEFINED_ELAB_OPTIONS" i dodaj opcję "-timescale 1ps/1ps". Po edycji xcelium_setup.sh linia "USER_DEFINED_ELAB_OPTIONS" będzie wyglądała następująco: USER_DEFINED_ELAB_OPTIONS="-timescale 1ps/1ps"
    4. Wykonaj ./xcelium_setup.sh

    Ten problem został naprawiony począwszy od oprogramowania Intel® Quartus® Prime Pro Edition w wersji 21.3.

     

     

     

    Podobne produkty

    Ten artykuł dotyczy 1 prod.

    FPGA Intel® Stratix® 10 MX

    Zastrzeżenie

    1

    Publikowanie treści i wykorzystanie zawartości tej witryny podlega Regulaminowi witryny Intel.com.

    Materiały zawarte na tej stronie są tłumaczeniem z języka angielskiego, wykonanym częściowo przez człowieka, a częściowo automatycznie. Materiały te są udostępnione dla Twojej wygody i należy je traktować jedynie jako ogólne źródło informacji. Nie ma jednak gwarancji, że są one kompletne bądź poprawne. Jeśli istnieje jakakolwiek rozbieżność między wersją angielską tej strony a jej tłumaczeniem, wersja angielska jest wersją obowiązującą i ma rozstrzygające znaczenie. Wyświetl anglojęzyczną wersję tej strony.