Z powodu problemu w oprogramowaniu Intel® Quartus® Prime Pro Edition w wersji 19.3, ten wewnętrzny błąd może występować na etapie syntezy kompilacji, gdy żadne wejście zegara referencyjnego PLL nie jest podłączone. Ten problem występuje podczas kompilacji dla Intel® Stratix® 10 urządzeń.
Aby rozwiązać ten problem, upewnij się, że dane wejściowe zegara referencyjnego są podłączone.
Ten problem został naprawiony począwszy od oprogramowania Intel® Quartus® Prime Pro Edition w wersji 20.1.