Identyfikator artykułu: 000087108 Typ materiałów: Komunikaty o błędach Ostatnia zmiana: 12-10-2011

Ostrzeżenie: filtr z filtrem altera_reset_controller.sdc(17): *|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain*|aclr nie można dorównać pinem

Środowisko

  • Intel® Quartus® II Subscription Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problem krytyczny

    Opis

    W przypadku projektów Qsys z potrójną prędkością Ethernet (TSE) Funkcja MegaCore i cel w rodzinę urządzeń Cyclone IV GX, Synopsys Pliki ograniczenia projektu (.sdc) generowane przez Qsys zawierają następujące ostrzeżenie:

    Warning: ignored filter at altera_reset_controller.sdc(17): *|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain*|aclr could not be matched with a pin

    Rozdzielczość

    To ostrzeżenie nie odnosi się do urządzenia Cyclone IV GX. i wygenerowane omyłkowo. Możesz bezpiecznie zignorować to ostrzeżenie.

    Podobne produkty

    Ten artykuł dotyczy 1 prod.

    Cyclone® IV FPGA

    Potrzebna pomoc?

    Skontaktuj się z działem pomocy technicznej

    Zastrzeżenie

    1

    Publikowanie treści i wykorzystanie zawartości tej witryny podlega Regulaminowi witryny Intel.com.

    Materiały zawarte na tej stronie są tłumaczeniem z języka angielskiego, wykonanym częściowo przez człowieka, a częściowo automatycznie. Materiały te są udostępnione dla Twojej wygody i należy je traktować jedynie jako ogólne źródło informacji. Nie ma jednak gwarancji, że są one kompletne bądź poprawne. Jeśli istnieje jakakolwiek rozbieżność między wersją angielską tej strony a jej tłumaczeniem, wersja angielska jest wersją obowiązującą i ma rozstrzygające znaczenie. Wyświetl anglojęzyczną wersję tej strony.