Identyfikator artykułu: 000087212 Typ materiałów: Komunikaty o błędach Ostatnia zmiana: 12-05-2020

Błąd(15744): (topologia != EHIP_4CH_PTP_FEC)

Środowisko

  • Intel® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Opis

    Z powodu błędu w oprogramowaniu Intel® Quartus® Prime w wersji 19.4 i wcześniejszej, możesz zobaczyć następujący instalator Quartus Prime, jeśli utworzysz dwie kopie twardego IP cewki Intel® E dla Intel FPGA IP Ethernet w® urządzeniach Intel Stratix 10 i Intel Agilex® nadajnika-odbiornika z cewką E.

    Błąd (15653): Instalator nie może znaleźć konfiguracji prawnej dla następujących atomów. Zaktualizuj przestarzałe rdzenie IP interfejsu PHY nadajnika-odbiornika, skoryguj wszelkie niezgodne z prawem przypisane kody PIN, a następnie przekompiluj projekt.
    Błąd(15744): In atom |alt_ehipc3_0|alt_ehipc3_hard_inst| EHIP_CORE.c3_ehip_core_inst"
    Błąd (15744): ustawienia muszą być zgodne z co najmniej jednym z poniższych warunków:
    Błąd(15744): (topologia != EHIP_4CH_PTP_FEC)

    Ten błąd może występować, gdy dwa twarde IP cewki Intel® E dla sieci Ethernet są skonfigurowane dla sieci 100GbE z włączonymi PTP i RSFEC oraz są ograniczone do sąsiednich bloków PTP.

    Na przykład:

    • Dwa twarde IP cewki Intel® E do sieci Ethernet skonfigurowane dla 100 GbE z włączonymi PTP i RSFEC, ograniczone do korzystania z lokalizacji EHIP EHIP_CORE_0 i EHIP_CORE_1 mogą się nie zmieścić
    • Dwa twarde IP cewki Intel® E dla sieci Ethernet skonfigurowane dla 100 GbE z włączonymi PTP i RSFEC, ograniczone do korzystania z lokalizacji EHIP EHIP_CORE_2 i EHIP_CORE_3 mogą się nie zmieścić
    • Dwa twarde IP cewki Intel® E do sieci Ethernet skonfigurowane dla 100 GbE z włączonymi PTP i RSFEC, ograniczone do korzystania z lokalizacji EHIP EHIP_CORE_0 i EHIP_CORE_2 mogą być odpowiednie
    • Dwa twarde IP cewki Intel® E dla sieci Ethernet skonfigurowane dla 100 GbE z włączonymi PTP i RSFEC, ograniczone do korzystania z lokalizacji EHIP EHIP_CORE_1 i EHIP_CORE_3 mogą być odpowiednie
    Rozdzielczość

    Ten problem został naprawiony w oprogramowaniu Quartus® Prime w wersji 20.1 i nowszej.

    Podobne produkty

    Ten artykuł dotyczy 2 prod.

    FPGA Intel® Stratix® 10 i SoC
    FPGA i FPGA SoC Intel® Agilex™

    Zastrzeżenie

    1

    Publikowanie treści i wykorzystanie zawartości tej witryny podlega Regulaminowi witryny Intel.com.

    Materiały zawarte na tej stronie są tłumaczeniem z języka angielskiego, wykonanym częściowo przez człowieka, a częściowo automatycznie. Materiały te są udostępnione dla Twojej wygody i należy je traktować jedynie jako ogólne źródło informacji. Nie ma jednak gwarancji, że są one kompletne bądź poprawne. Jeśli istnieje jakakolwiek rozbieżność między wersją angielską tej strony a jej tłumaczeniem, wersja angielska jest wersją obowiązującą i ma rozstrzygające znaczenie. Wyświetl anglojęzyczną wersję tej strony.