Identyfikator artykułu: 000087220 Typ materiałów: Rozwiązywanie problemów Ostatnia zmiana: 19-07-2017

Czy tryb eMMC 8-bitowej magistrali danych jest obsługiwany w Cyclone V SOC i Arria V SOC?

Środowisko

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Opis

    Tak, kontroler SDMMC w układach SOC Cyclone® V i Arria® V SOC obsługuje 8-bitowa magistrala danych dla eMMC.

    Instrukcja techniczna systemu HPS nieprawidłowo określa obsługę jedynie magistrali danych 1-bitowej i 4-bitowej.

    Rozdzielczość

    Ten problem ma zostać naprawiony w przyszłej wersji podręcznika technicznego systemu HPS Cyclone V.

    Podobne produkty

    Ten artykuł dotyczy 6 prod.

    FPGA SoC Cyclone® V SX
    FPGA SoC Cyclone® V ST
    FPGA SoC Cyclone® V SE
    FPGA Arria® V i SoC
    FPGA Arria® V ST SoC
    FPGA Arria® V SX SoC

    Potrzebna pomoc?

    Skontaktuj się z działem pomocy technicznej

    Zastrzeżenie

    1

    Publikowanie treści i wykorzystanie zawartości tej witryny podlega Regulaminowi witryny Intel.com.

    Materiały zawarte na tej stronie są tłumaczeniem z języka angielskiego, wykonanym częściowo przez człowieka, a częściowo automatycznie. Materiały te są udostępnione dla Twojej wygody i należy je traktować jedynie jako ogólne źródło informacji. Nie ma jednak gwarancji, że są one kompletne bądź poprawne. Jeśli istnieje jakakolwiek rozbieżność między wersją angielską tej strony a jej tłumaczeniem, wersja angielska jest wersją obowiązującą i ma rozstrzygające znaczenie. Wyświetl anglojęzyczną wersję tej strony.