Identyfikator artykułu: 000087343 Typ materiałów: Rozwiązywanie problemów Ostatnia zmiana: 10-05-2017

Czy istnieje znany problem w oprogramowaniu Quartus Prime z regułą we/wy analogowo-cyfrowego konwertera (ADC) sprawdzającą zasady MAX 10 urządzeń?

Środowisko

  • Intel® Quartus® Prime Pro Edition
  • Układ FPGA Intel® IP modułowego rdzenia ADC
  • Układ FPGA Intel® IP podwójnego modułowego rdzenia ADC
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Opis

    Tak, z powodu problemu w oprogramowaniu Quartus® Prime w wersji 16.1.2 i wcześniejszej instalator nie wykonuje fizycznej kontroli fizycznej ograniczenia we/wy konwertera analogowo-cyfrowego (ADC) na podstawie kontroli urządzeń MAX® 10.

    Zasady te określają liczbę operacji wejścia/wyjścia ogólnego przeznaczenia (GPIO) dozwoloną w danym banku na podstawie siły napędu we/wy podczas korzystania z ADC w projekcie. Zasady te opierają się na obliczeniach szumów, aby dokładnie analizować wpływ rozmieszczenia we/wy na wydajność ADC.

    Obejście

    Ten problem został naprawiony w oprogramowaniu Quartus® Prime w wersji 17.0.

     

    Podobne produkty

    Ten artykuł dotyczy 1 prod.

    Układy Intel® MAX® 10 FPGA

    Potrzebna pomoc?

    Skontaktuj się z działem pomocy technicznej

    Zastrzeżenie

    1

    Publikowanie treści i wykorzystanie zawartości tej witryny podlega Regulaminowi witryny Intel.com.

    Materiały zawarte na tej stronie są tłumaczeniem z języka angielskiego, wykonanym częściowo przez człowieka, a częściowo automatycznie. Materiały te są udostępnione dla Twojej wygody i należy je traktować jedynie jako ogólne źródło informacji. Nie ma jednak gwarancji, że są one kompletne bądź poprawne. Jeśli istnieje jakakolwiek rozbieżność między wersją angielską tej strony a jej tłumaczeniem, wersja angielska jest wersją obowiązującą i ma rozstrzygające znaczenie. Wyświetl anglojęzyczną wersję tej strony.