Identyfikator artykułu: 000088942 Typ materiałów: Rozwiązywanie problemów Ostatnia zmiana: 09-01-2023

Dlaczego przykład projektowania Intel® FPGA Hard IP Ethernet cewki F nie przechodzi 100% pakietów, gdy przycisk "MAC Client Loopback Mode" jest wybrany w zestawie narzędzi Ethernet?

Środowisko

  • Intel® Quartus® Prime Pro Edition
  • Interfejsy
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Opis

    Z powodu problemu w oprogramowaniu Intel® Quartus® Prime Pro Edition w wersji 21.3 przykład projektu F-Tile Ethernet Intel® FPGA Hard IP nie może przejść 100% pakietów w przypadku korzystania z "trybu pętli klienta MAC" w zestawie narzędzi Ethernet.

    Rozdzielczość

    W wersji 21.3 nie ma możliwości obejścia tego problemu.

    Ten problem ma zostać naprawiony w przyszłej wersji oprogramowania Intel® Quartus® Prime Pro Edition.

    Podobne produkty

    Ten artykuł dotyczy 1 prod.

    Układy FPGA Intel® Agilex™ 7 i SoC FPGA z serii I

    Potrzebna pomoc?

    Skontaktuj się z działem pomocy technicznej

    Zastrzeżenie

    1

    Publikowanie treści i wykorzystanie zawartości tej witryny podlega Regulaminowi witryny Intel.com.

    Materiały zawarte na tej stronie są tłumaczeniem z języka angielskiego, wykonanym częściowo przez człowieka, a częściowo automatycznie. Materiały te są udostępnione dla Twojej wygody i należy je traktować jedynie jako ogólne źródło informacji. Nie ma jednak gwarancji, że są one kompletne bądź poprawne. Jeśli istnieje jakakolwiek rozbieżność między wersją angielską tej strony a jej tłumaczeniem, wersja angielska jest wersją obowiązującą i ma rozstrzygające znaczenie. Wyświetl anglojęzyczną wersję tej strony.