Identyfikator artykułu: 000090176 Typ materiałów: Errata Ostatnia zmiana: 05-04-2022

Błąd:.. /.. /.. /.. /pcie_ed_rp/ip/pcie_top/pcie/intel_rtile_pcie_ast_300/sim/pcie_intel_rtile_pcie_ast_300_mqi6v2a.sv(63124): nie zdefiniowano modułu "rtile_s20_v0"

Środowisko

  • Intel® Quartus® Prime Pro Edition
  • Questa*-Intel® FPGA Edition
  • Interfejsy
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Opis

    Ze względu na problem w oprogramowaniu Intel® Quartus® Prime Pro Edition wersji 22.1 i wcześniejszej, wyświetlany jest poniższy błąd podczas korzystania z narzędzia Questasim* Intel® FPGA Edition w celu symulacji projektu, który umożliwia tworzenie Intel® FPGA IP strumieniowania Avalon® cewki R do PCI Express*.

    Błąd:.. /.. /.. /.. /pcie_ed_rp/ip/pcie_top/pcie/intel_rtile_pcie_ast_300/sim/pcie_intel_rtile_pcie_ast_300_mqi6v2a.sv(63124): nie zdefiniowano modułu "rtile_s20_v0"

    Rozdzielczość

    Aby rozwiązać ten problem, skorzystaj z pełnej wersji zaawansowanego symulatora Siemens* Questa*. Ten problem ma zostać naprawiony w przyszłej wersji oprogramowania Intel® Quartus® Prime Edition.

    Podobne produkty

    Ten artykuł dotyczy 1 prod.

    Układy FPGA Intel® Agilex™ 7 i SoC FPGA z serii I

    Potrzebna pomoc?

    Skontaktuj się z działem pomocy technicznej

    Zastrzeżenie

    1

    Publikowanie treści i wykorzystanie zawartości tej witryny podlega Regulaminowi witryny Intel.com.

    Materiały zawarte na tej stronie są tłumaczeniem z języka angielskiego, wykonanym częściowo przez człowieka, a częściowo automatycznie. Materiały te są udostępnione dla Twojej wygody i należy je traktować jedynie jako ogólne źródło informacji. Nie ma jednak gwarancji, że są one kompletne bądź poprawne. Jeśli istnieje jakakolwiek rozbieżność między wersją angielską tej strony a jej tłumaczeniem, wersja angielska jest wersją obowiązującą i ma rozstrzygające znaczenie. Wyświetl anglojęzyczną wersję tej strony.