Identyfikator artykułu: 000090535 Typ materiałów: Errata Ostatnia zmiana: 29-04-2022

Dlaczego widzę uszkodzenie danych odczytu za pomocą Intel® Stratix® 10 FPGA QDRII+ IP, gdy kalibracja przebiega stale?

Środowisko

  • Intel® Quartus® Prime Pro Edition
  • Układ FPGA Intel® Stratix® 10 IP interfejsów pamięci zewnętrznych
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Opis

    W przypadku dużej różnicy w ustawieniu kalibrowanego DQS-en pomiędzy próbami kalibracji w przypadku Intel® Stratix® 10 FPGA QDRII+ własności intelektualnej (IP) można obserwować uszkodzenie danych odczytu.

    Rozdzielczość


    Aby rozwiązać ten problem, możesz pobrać poprawkę dla oprogramowania Intel® Quartus® Prime w wersji 21.2. Skontaktuj się z pomocą techniczną firmy Intel w przypadku innych poprawek dotyczących wersji oprogramowania Intel Quartus Prime.

    Podobne produkty

    Ten artykuł dotyczy 1 prod.

    FPGA Intel® Stratix® 10 i SoC

    Potrzebna pomoc?

    Skontaktuj się z działem pomocy technicznej

    Zastrzeżenie

    1

    Publikowanie treści i wykorzystanie zawartości tej witryny podlega Regulaminowi witryny Intel.com.

    Materiały zawarte na tej stronie są tłumaczeniem z języka angielskiego, wykonanym częściowo przez człowieka, a częściowo automatycznie. Materiały te są udostępnione dla Twojej wygody i należy je traktować jedynie jako ogólne źródło informacji. Nie ma jednak gwarancji, że są one kompletne bądź poprawne. Jeśli istnieje jakakolwiek rozbieżność między wersją angielską tej strony a jej tłumaczeniem, wersja angielska jest wersją obowiązującą i ma rozstrzygające znaczenie. Wyświetl anglojęzyczną wersję tej strony.