Identyfikator artykułu: 000090729 Typ materiałów: Komunikaty o błędach Ostatnia zmiana: 07-02-2023

Błąd wewnętrzny: błąd wewnętrzny: podsystem: LABORATORIUM, plik: /quartus/legality/lab/lab_fm_40_config_creator_module.cpp, wiersz: 1513

Środowisko

  • Intel® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Opis

    Z powodu problemu w oprogramowaniu Intel® Quartus® Prime Pro Edition w wersji 21.4, następujący błąd wewnętrzny może pojawić się, gdy projekt wykorzystuje zegary z wielu wejść partycji, które są podłączone do tego samego płaskiego źródła zegara.

    Błąd wewnętrzny: podsystem: LABORATORIUM, plik: /quartus/legality/lab/lab_fm_40_config_creator_module.cpp, wiersz: 1513

    SOLVER LCB NIE MÓGŁ ZNALEŹĆ ROZWIĄZANIA. SPRAWDŹ DEBUGOWANIE

    Wykryto niezgodny z prawem LCB.

    Modyfikacja listy sieci atomów, która nie została zdążona, została dokonana w Stage: Retime.

    Problem ten dotyczy projektów ukierunkowanych na urządzenia Intel® Agilex™ FPGA.

     

     

    Rozdzielczość

    Aby rozwiązać ten problem w wersji 21.4 oprogramowania Intel® Quartus® Prime Pro Edition, połącz takie zduplikowane porty wejściowe w jeden.

    Ten problem został naprawiony począwszy od oprogramowania Intel® Quartus® Prime Pro Edition w wersji 22.2.

    Podobne produkty

    Ten artykuł dotyczy 1 prod.

    FPGA i FPGA SoC Intel® Agilex™

    Zastrzeżenie

    1

    Publikowanie treści i wykorzystanie zawartości tej witryny podlega Regulaminowi witryny Intel.com.

    Materiały zawarte na tej stronie są tłumaczeniem z języka angielskiego, wykonanym częściowo przez człowieka, a częściowo automatycznie. Materiały te są udostępnione dla Twojej wygody i należy je traktować jedynie jako ogólne źródło informacji. Nie ma jednak gwarancji, że są one kompletne bądź poprawne. Jeśli istnieje jakakolwiek rozbieżność między wersją angielską tej strony a jej tłumaczeniem, wersja angielska jest wersją obowiązującą i ma rozstrzygające znaczenie. Wyświetl anglojęzyczną wersję tej strony.