Identyfikator artykułu: 000092075 Typ materiałów: Informacje o produkcie i dokumentacja Ostatnia zmiana: 28-02-2023

Dlaczego wartości tolerancji między AS_CLK, AS_DATA i nCSO oraz AS_CLK nie są dostępne w arkuszach danych urządzenia Intel Agilex® 7 i Intel® Stratix® 10 urządzeń?

Środowisko

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Opis

Wartości tolerancji między AS_CLK, AS_DATA oraz nCSO i AS_CLK zostały usunięte z arkusza danych urządzenia Intel Agilex® 7 oraz Intel® Stratix® 10 arkusza danych urządzenia.

 

Rozdzielczość

W celu określenia dopuszczalnego zakresu problemów, zapoznaj się z wytycznymi w przewodniku użytkownika konfiguracji Intel Agilex® 7 FPGA oraz Intel® Stratix® 10 Configuration User Guide.

 

 

Podobne produkty

Ten artykuł dotyczy 2 prod.

FPGA i FPGA SoC Intel® Agilex™
FPGA Intel® Stratix® 10 i SoC

Potrzebna pomoc?

Skontaktuj się z działem pomocy technicznej

Zastrzeżenie

1

Publikowanie treści i wykorzystanie zawartości tej witryny podlega Regulaminowi witryny Intel.com.

Materiały zawarte na tej stronie są tłumaczeniem z języka angielskiego, wykonanym częściowo przez człowieka, a częściowo automatycznie. Materiały te są udostępnione dla Twojej wygody i należy je traktować jedynie jako ogólne źródło informacji. Nie ma jednak gwarancji, że są one kompletne bądź poprawne. Jeśli istnieje jakakolwiek rozbieżność między wersją angielską tej strony a jej tłumaczeniem, wersja angielska jest wersją obowiązującą i ma rozstrzygające znaczenie. Wyświetl anglojęzyczną wersję tej strony.