Identyfikator artykułu: 000092287 Typ materiałów: Komunikaty o błędach Ostatnia zmiana: 27-02-2023

Dlaczego Intel Agilex IP cewki® F JESD204B 7 FPGA IP nie wykonuje zewnętrznego testu pętli?

Środowisko

  • Intel® Quartus® Prime Pro Edition
  • Układ FPGA Intel® IP JESD204B
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Opis

    Z powodu problemu w oprogramowaniu Intel® Quartus® Prime Pro Edition wersji 22.3 i wcześniejszej, FGT Rx Chyłka nie może mieć miejsca w wewnętrznym i zewnętrznym teście pętli zwrotnym, co prowadzi do awarii testu.

    Ten problem jest spowodowany nieprawidłowym ustawieniem w IP Cewki F JESD204B Intel Agilex® 7 FPGA IP.

     

    Rozdzielczość

    Do tej pory nie ma możliwości obejścia tego problemu.
    Ten problem zaplanowano naprawić w przyszłej wersji oprogramowania Intel® Quartus® Prime Pro Edition.

    Podobne produkty

    Ten artykuł dotyczy 1 prod.

    FPGA i FPGA SoC Intel® Agilex™ z serii F

    Potrzebna pomoc?

    Skontaktuj się z działem pomocy technicznej

    Zastrzeżenie

    1

    Publikowanie treści i wykorzystanie zawartości tej witryny podlega Regulaminowi witryny Intel.com.

    Materiały zawarte na tej stronie są tłumaczeniem z języka angielskiego, wykonanym częściowo przez człowieka, a częściowo automatycznie. Materiały te są udostępnione dla Twojej wygody i należy je traktować jedynie jako ogólne źródło informacji. Nie ma jednak gwarancji, że są one kompletne bądź poprawne. Jeśli istnieje jakakolwiek rozbieżność między wersją angielską tej strony a jej tłumaczeniem, wersja angielska jest wersją obowiązującą i ma rozstrzygające znaczenie. Wyświetl anglojęzyczną wersję tej strony.