Identyfikator artykułu: 000092725 Typ materiałów: Errata Ostatnia zmiana: 24-10-2022

Dlaczego projekt bezpośredniego Intel® FPGA IP interfejsu PHY DLA PMA/FEC cewki F nie jest skonfigurowany w trybie SATA lub USB do odpowiedniego działania lub funkcji?

Środowisko

  • Intel® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Opis

    Z powodu problemu w oprogramowaniu Intel® Quartus® Prime Pro Edition w wersji 22.3 projekt Intel® FPGA IP bezpośredniego interfejsu PHY f-tile PMA/FEC skonfigurowany w trybie SATA lub USB nie będzie działał zgodnie z przeznaczeniem.

    Funkcja electrical idle nadajnika PMA, funkcja wykrywania squelch i funkcja wykrywania sygnału ukierunkowana na te dwa tryby protokołu nie będą działać zgodnie z przeznaczeniem. Wyniki testów z wykorzystaniem tych dwóch trybów protokołu z wymienionymi funkcjami nie będą działać odpowiednio i nie będą zagwarantowane.

    Jest to spowodowane nieprawidłowym wdrożeniem funkcji związanych z oprogramowaniem i konfiguracjami opartymi na zasadach w oprogramowaniu Intel Quartus® Prime Pro Edition w wersji 22.3.
     

    Rozdzielczość

    Ten problem ma zostać naprawiony w przyszłej wersji oprogramowania Intel® Quartus® Prime Pro Edition.

    Podobne produkty

    Ten artykuł dotyczy 1 prod.

    Układy FPGA Intel® Agilex™ 7 i SoC FPGA z serii I

    Zastrzeżenie

    1

    Publikowanie treści i wykorzystanie zawartości tej witryny podlega Regulaminowi witryny Intel.com.

    Materiały zawarte na tej stronie są tłumaczeniem z języka angielskiego, wykonanym częściowo przez człowieka, a częściowo automatycznie. Materiały te są udostępnione dla Twojej wygody i należy je traktować jedynie jako ogólne źródło informacji. Nie ma jednak gwarancji, że są one kompletne bądź poprawne. Jeśli istnieje jakakolwiek rozbieżność między wersją angielską tej strony a jej tłumaczeniem, wersja angielska jest wersją obowiązującą i ma rozstrzygające znaczenie. Wyświetl anglojęzyczną wersję tej strony.