Wsparcie BSDL

Firma Intel udostępnia pliki BSDL (Boundary-Scan Description Language) dla specyfikacji IEEE Standard 1149.1, IEEE Standard 1149.6 i IEEE Standard 1532. Pliki BSDL zapewniają składnię, która pozwala urządzeniu na uruchomienie testu skanowania granic (BST) i programowalności w systemie (ISP). Pliki IEEE 1149.1 BSDL dostępne na tej stronie są używane do wstępnej konfiguracji BST. Jeśli chcesz wykonać BST po konfiguracji, możesz wybrać odpowiednie narzędzia do generowania i wytyczne dla generowania BSDL po konfiguracji w Tabeli 1.

Tabela 1. Narzędzia i wskazówki dotyczące generowania plików BSDL

Narzędzia lub wskazówki

Układ FPGA

CPLD

Urządzenia konfiguracyjne

Konfigurator BSDL

Stratix®, Stratix® GX, Stratix® II, Stratix® II GX, Stratix® III
Arria® GX
Cyklon®, Cyklon® II, Cyklon® III

MAX® 3000, MAX® 7000, MAX® II

KPE

Generowanie plików BSDL w Quartus® II

Generowanie BSDL (tcl)

Stratix® IV, Stratix® V
Arria® II, Arria® V
Cyklon® III LS, Cyklon® IV, Cyklon® V

MAKS® V

-

Generator BSDL po konfiguracji

-

MAX V

-

Kreator BSDL po konfiguracji

Intel® Stratix® 10

-

-

Generator BSDL po konfiguracji

Intel® Arria® 10

-

-

Kreator BSDL po konfiguracji

Intel® MAX® 10

-

-

Generator BSDL po konfiguracji

Intel® Cyclone® 10 LP, Intel® Cyclone® 10 GX

-

-

Generator BSDL po konfiguracji

Intel® Agilex®

-

-

Materiały zawarte na tej stronie są tłumaczeniem z języka angielskiego, wykonanym częściowo przez człowieka, a częściowo automatycznie. Materiały te są udostępnione dla Twojej wygody i należy je traktować jedynie jako ogólne źródło informacji. Nie ma jednak gwarancji, że są one kompletne bądź poprawne. Jeśli istnieje jakakolwiek rozbieżność między wersją angielską tej strony a jej tłumaczeniem, wersja angielska jest wersją obowiązującą i ma rozstrzygające znaczenie. Wyświetl anglojęzyczną wersję tej strony.