Przegląd schematu Intel® FPGA — arkusze
Intel® FPGA dostarcza arkusze przeglądów schematów, które pomogą Ci zapoznać się ze schematem i być zgodnym z wytycznymi firmy Intel. Arkusze te są oparte na odpowiednich Wytycznych połączeń pinowych urządzenia i innych referencyjnych Intel FPGA dokumentacji mającej zastosowanie do połączeń PIN na poziomie płyty głównej, które należy uwzględnić przy finalizacji schematu. Arkusze przeglądów schematów są połączone w poniższych tabelach, aby pobrać je w formacie dokumentu programu Microsoft* Office Word.
Informacje na temat testowania granic skanowania można znaleźć na stronie pomocy technicznej Intel BSDL .
Materiały zawarte na tej stronie są tłumaczeniem z języka angielskiego, wykonanym częściowo przez człowieka, a częściowo automatycznie. Materiały te są udostępnione dla Twojej wygody i należy je traktować jedynie jako ogólne źródło informacji. Nie ma jednak gwarancji, że są one kompletne bądź poprawne. Jeśli istnieje jakakolwiek rozbieżność między wersją angielską tej strony a jej tłumaczeniem, wersja angielska jest wersją obowiązującą i ma rozstrzygające znaczenie. Wyświetl anglojęzyczną wersję tej strony.