Aktywna konfiguracja równoległa
Konfigurację aktywną równoległą (AP) można przeprowadzić przy użyciu obsługiwanej równoległej pamięci flash cfI (Common Flash Interface). Podczas konfiguracji AP urządzenie Intel® FPGA jest hostem, a równoległa pamięć flash jest agentem. Dane konfiguracyjne są przesyłane do urządzenia Intel FPGA na pinach DATA[15:0]. Te dane konfiguracyjne są synchronizowane z wejściem DCLK. Dane konfiguracyjne są przesyłane z szybkością 16 bitów na cykl zegara. Częstotliwość DCLK wypychana przez urządzenie Intel FPGA podczas konfiguracji AP wynosi około 40 MHz.
Aby uzyskać więcej informacji, zapoznaj się z rozdziałem konfiguracji odpowiedniego urządzenia Intel FPGA w podręczniku konfiguracji.
Metoda konfiguracji
- Korzystanie z obsługiwanej pamięci flash ze wspólnym interfejsem flash (CFI)
Nota aplikacyjna
- AN 478: Używanie równoległej ładowarki flash opartej na układzie FPGA z oprogramowaniem Quartus® II (PDF) ›
- Metoda użycia interfejsu JTAG układu FPGA do programowania w systemie dla równoległego urządzenia pamięci flash.
Materiały zawarte na tej stronie są tłumaczeniem z języka angielskiego, wykonanym częściowo przez człowieka, a częściowo automatycznie. Materiały te są udostępnione dla Twojej wygody i należy je traktować jedynie jako ogólne źródło informacji. Nie ma jednak gwarancji, że są one kompletne bądź poprawne. Jeśli istnieje jakakolwiek rozbieżność między wersją angielską tej strony a jej tłumaczeniem, wersja angielska jest wersją obowiązującą i ma rozstrzygające znaczenie. Wyświetl anglojęzyczną wersję tej strony.