Konfiguracja za pomocą protokołu

Konfiguracja za pośrednictwem protokołu (CvP) to schemat konfiguracji, który umożliwia skonfigurowanie sieci szkieletowej FPGA za pośrednictwem interfejsu PCI Express (PCIe*) dla 14 nm Intel® Stratix® 10 FPGA, 20 nm Intel® Arria® 10 FPGA i 28 nm Arria® V i Stratix® V FPGA. Autonomiczna twarda własność intelektualna PCIe (IP) umożliwia działanie wbudowanego rdzenia PCIe przed pełną konfiguracją FPGA. Dzięki temu układy FPGA mogą łatwo spełnić wymagania dotyczące czasu wybudzania PCIe.

Tabela 1 zawiera łącza do dokumentacji i zasobów, które mogą pomóc we wdrożeniu CvP w systemie.

Tabela 1. Dokumentacja i zasoby CvP

Dokumentacja zasobów

Opis

Implementacja konfiguracji przez protokół (CvP) w podręczniku użytkownika urządzeń FPGA serii V

W tym podręczniku użytkownika omówiono tryby, topologie, funkcje, zagadnienia projektowe i oprogramowanie dla CvP.

Intel Arria 10 CvP inicjalizacja i częściowa rekonfiguracja przez PCI Express podręcznik użytkownika

W tym podręczniku użytkownika omówiono tryby, topologie, funkcje, zagadnienia projektowe i oprogramowanie dla CvP w układach FPGA 20 nm.

Podręcznik użytkownika implementacji intel stratix 10 za pomocą protokołu (CvP)

W tym dokumencie opisano schemat konfiguracji CvP dla rodziny urządzeń Intel Stratix 10.

Intel® Agilex™ konfiguracja urządzenia za pomocą protokołu (CvP) Podręcznik użytkownika implementacji

W tym dokumencie opisano schemat konfiguracji CvP dla rodziny urządzeń Intel Agilex.

Konfiguracja FPGA za pomocą oficjalnego dokumentu

W tym opracowaniu opisano, w jaki sposób CvP pomaga systemowi spełnić wymagania dotyczące czasu wybudzania PCIe w układach FPGA 28 nm.

Sterownik i narzędzia

Kod sterownika oprogramowania (14 nm i 10 nm)

(Pobierz kod sterownika)

Jest to kod sterownika Linux* typu open source do konfigurowania rdzenia FPGA za pośrednictwem CvP. Możesz użyć tego kodu open source jako odniesienia podczas pisania własnego sterownika lub dostosować ten sterownik do wykonywania operacji CvP w systemie.

Kod sterownika oprogramowania (28 nm i 20 nm)

(Pobierz kod sterownika)

Jest to kod sterownika Linuksa typu open source do konfigurowania rdzenia FPGA za pośrednictwem CvP. Możesz użyć tego kodu open source jako odniesienia podczas pisania własnego sterownika lub dostosować ten sterownik do wykonywania operacji CvP w systemie.

Materiały zawarte na tej stronie są tłumaczeniem z języka angielskiego, wykonanym częściowo przez człowieka, a częściowo automatycznie. Materiały te są udostępnione dla Twojej wygody i należy je traktować jedynie jako ogólne źródło informacji. Nie ma jednak gwarancji, że są one kompletne bądź poprawne. Jeśli istnieje jakakolwiek rozbieżność między wersją angielską tej strony a jej tłumaczeniem, wersja angielska jest wersją obowiązującą i ma rozstrzygające znaczenie. Wyświetl anglojęzyczną wersję tej strony.